【課題】ＭＩＳトランジスタを有する半導体装置において、微細化及び製造歩留りの向上を実現する。
【解決手段】半導体装置は、基板１０１上にゲート絶縁膜１０３を介して形成されたゲート電極１１７と、基板１０１におけるゲート電極１１７の両側に形成されたソース領域及びドレイン領域１０７ｂとを有するＭＩＳトランジスタを備え、ゲート電極１１７は金属シリサイドからなり、ソース領域及びドレイン領域１０７ｂの少なくとも一方の上に、金属シリサイドからなる第１のコンタクト電極１１６を備える。 （もっと読む）

【課題】短チャネル効果を抑制しつつ、一層の高速動作が可能な絶縁ゲート電界効果トランジスタ及びその製造方法の提供を目的とする。
【解決手段】チャネルが形成される半導体基板の領域と、当該領域にそれぞれ接し互いに離れて前記半導体基板上に形成されている一対のエクステンション部４と、前記一対のエクステンション部４の対向端から互いに離反する向きにさらに離れて前記エクステンション部４上に形成されている一対のソース・ドレイン領域５，６と、前記ソース・ドレイン領域５，６の間のチャネルが形成される半導体基板上において前記エクステンション部４の端部にかかる位置まで形成されているゲート絶縁膜５と前記ゲート絶縁膜５上に形成されたゲート電極Ｇと、少なくとも前記ゲート電極Ｇから前記一対のエクステンション部４にかかる領域までを被覆するように形成された応力調整層８と、を有する絶縁ゲート電解効果トランジスタ１。 （もっと読む）

【課題】シェアードコンタクトを有し、且つ、リーク電流の低減が図れる半導体装置及びその製造方法を提供する。
【解決手段】シェアードコンタクト形成領域に位置するゲート電極配線１４ｂの上面上及び側面上にはシリサイド層２０ｄが形成されている。そして、層間絶縁膜２２には、Ｎ型ソース・ドレイン領域１９ｂ上のシリサイド層２０ｂ及びゲート電極配線１４ｂ上のシリサイド層２０ｄに接続するシェアードコンタクトとなるコンタクトプラグ２４ｂが形成されている。これにより、層間絶縁膜２２にコンタクトホール２３ｂを形成した際、半導体基板１１の表面を露出させることなく形成することができる。 （もっと読む）

【課題】 ヘテロ接合半導体素子と別の半導体素子とが同一基板上に集積され、かつ、この別の半導体素子の電極取り出し構造が改良された半導体装置及びその製造方法を提供すること。
【解決手段】 前記別の半導体素子の一例である抵抗素子２０を構成する抵抗層１１を、イオン注入法または不純物拡散法によって半絶縁性基板１内に形成する。次に、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、そしてエミッタキャップ層６の構成材料層を、基板１の全面にエピタキシャル成長法によって形成する。次に、これらの一部をメサ構造に加工して、ＨＢＴ１０を形成する。一方、抵抗素子２０の素子電極１４、１５を高い位置で取り出すための導電層１２、１３を、サブコレクタ層２の構成材料層４２のパターニングによって形成し、素子電極１４、１５をこの上に形成する。次に、ＢＣＢなどの平坦化膜３０を形成し、これを介して配線３１、３２を形成する。 （もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】 整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２にショットキー接触したショットキー電極５およびショットキー電極３と、ショットキー電極５とは異なる電位を印加可能であるカソード電極４とを備えている。ショットキー電極５とｎ^-半導体層２との間のショットキー障壁の高さはショットキー電極３とｎ^-半導体層２との間のショットキー障壁の高さよりも低い。ショットキー電極５およびショットキー電極３と、カソード電極４との電位差が変化することにより、ショットキー電極５とカソード電極４との間に電流を流す状態と、ショットキー電極５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによって電流経路を遮断する状態とを選択可能である。 （もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】 本発明の整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２内に形成され、かつ平面的に見てｎ^-半導体層２を囲むように形成されたｐ型半導体層５ａ，５ｂと、ｎ^-半導体層２とショットキー接触し、かつｐ型半導体層５ａ，５ｂと電気的に接続されたショットキー電極３と、ショットキー電極３とは異なる電位を印加可能であり、かつｎ^-半導体層２に電気的に接続されたカソード電極４とを備えている。ショットキー電極３とカソード電極４との電位差が変化することにより、ショットキー電極３とカソード電極４との間に電流を流す状態と、ｐ型半導体層５ａ，５ｂに囲まれるｎ^-半導体層２を空乏層化させてショットキー電極３とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 （もっと読む）

【課題】スループットを向上させ、短チャネル効果を抑制しソースドレイン抵抗の低い完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法を提供する。
【解決手段】ＳＯＩ層を形成し、酸化膜、窒化膜を形成した後、窒化膜をマスクとして酸化処理を施して窒化膜以外に酸化膜を形成し分離部を形成する工程と、ポリシリコン層（Ａ）を形成し酸化膜を形成する工程と、ゲート部以外をエッチングしてゲートを作製する工程と、ポリシリコン層（Ａ）側面にサイドウォールを形成し、ポリシリコン層（Ｂ）を形成する工程と、分離部のポリシリコン層（Ｂ）のポリシリコンを除去する工程と、ゲート上のポリシリコン層（Ｂ）の一部が露出するように、レジストを除去する工程と、露出したポリシリコン層（Ｂ）のポリシリコンを除去する工程と、レジストを除去し、ゲート上部の酸化膜を除去する工程と、を順次含む完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法。 （もっと読む）

【課題】 定常損失を低減しつつ耐圧を向上することのできる整流素子およびその製造方法を提供する。
【解決手段】 整流素子１０は、ワイドバンドギャップ半導体よりなるｎ^-半導体層２と、ｎ^-半導体層２内に形成され、かつｎ^-半導体層２に取り囲まれるように形成されたｎ型半導体層５と、ｎ^-半導体層２にショットキー接触し、かつｎ型半導体層５に電気的に接続されたショットキー電極３と、ショットキー電極３とは異なる電位を印加可能であり、かつｎ^-半導体層２に電気的に接続されたカソード電極４とを備えている。ショットキー電極３とカソード電極４との電位差が変化することにより、ｎ型半導体層５とカソード電極４との間に電流を流す状態と、ｎ型半導体層５とカソード電極４との間に存在するｎ^-半導体層２を空乏層化することによってｎ型半導体層５とカソード電極４との間の電流経路を遮断する状態とを選択可能である。 （もっと読む）

【課題】多層構造の半導体装置及びこれを製造する方法を提供する。
【解決手段】多層半導体装置は、第１アクティブ半導体構造部、前記第１アクティブ半導体構造部上に形成された第１絶縁膜、前記第１絶縁膜上に形成され、前記第１アクティブ半導体構造部より高く位置する第２アクティブ半導体構造部、前記第２アクティブ構造部上に形成された第２絶縁膜、及び前記第１アクティブ半導体構造部の上部に垂直方向への厚さを有する第１オームコンタクトと、前記第２アクティブ半導体構造部の側壁に径方向へ厚さを有する第２オームコンタクトとを備える。第１オームコンタクトの垂直厚さは、第２オームコンタクトの径方向の厚さより厚く形成されている。 （もっと読む）

【課題】 逆方向バイアスにおける耐圧性能を確保し、かつ順方向バイアスにおけるショットキー障壁を低くした上で、結晶性に優れてオン抵抗が低く、かつ耐熱性を十分に確保した炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】 炭化珪素半導体装置１０は、第１導電型の六方晶炭化珪素半導体基板１と、第１導電型の第１六方晶炭化珪素エピタキシャル層２と、第１導電型の第２六方晶炭化珪素エピタキシャル層３と、ショットキー金属層５と、オーミック金属層４とを備える。第２六方晶炭化珪素エピタキシャル層３は、第１六方晶炭化珪素エピタキシャル層２と同じ結晶構造を有し、かつ第１六方晶炭化珪素エピタキシャル層２よりも高い積層欠陥密度を有する。 （もっと読む）

【課題】安定した性能を示す半導体装置を提供すること。
【解決手段】酸化膜およびゲート配線により区画された半導体基板上の所定の位置に設け
られたソースおよび／またはドレインせり上げ構造を備えた半導体装置であって、
前記ソースおよび／またはドレインせり上げ構造の上端部の形状の、前記半導体基板法
線方向に沿った前記半導体基板上に対する正射投影像が、対応する前記酸化膜および前記
ゲート配線により区画された前記半導体基板上の所定の形状と略一致し、かつ、前記ソー
スおよび／またはドレインせり上げ構造のうち、前記半導体基板と平行な平面で切断して
得られる断面の、前記半導体基板法線方向に沿った前記半導体基板上に対する正射投影像
の少なくとも一つが、対応する前記酸化膜および前記ゲート配線により区画された前記半
導体基板上の所定形状よりも大きいことを特徴とする半導体装置。 （もっと読む）

【課題】 半絶縁性GaAs基板を用いたMMICなどの半導体装置において、回路素子と金属電極の間のブレイクダウンを回避する。
【解決手段】 半絶縁性GaAs基板１の裏面に形成された裏面金属電極膜７ａが、半絶縁性GaAs基板１とオーミック接合し、バイアホール６の側面に形成された側面金属電極膜７ｂが、半絶縁性GaAs基板１との界面でオーミック接合した構造とする。
このような構造とすることにより、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）がエピタキシャル抵抗部３より高電位となるような電界を印加する場合、裏面金属電極膜７ａ（または側面金属電極膜７ｂ）側から半絶縁性GaAs基板１へホール注入されるのを防止することができる。これにより、エピタキシャル抵抗部３と裏面金属電極膜７ａ（または側面金属電極膜７ｂ）の間がブレイクダウンするのを回避し、リーク電流が増加するのを防ぐことができる。 （もっと読む）

【課題】 耐圧が高く、且つオン電圧が低い、新たなIII−Ｖ族窒化物半導体装置を提供する。
【解決手段】 III−Ｖ族窒化物半導体層からなる凸形状の第１の窒化物半導体層の側面に、微結晶構造の第２の窒化物半導体層が積層し、凸形状の上面に第１のアノード電極がショットキー接合し、側面に第２のアノード電極がショットキー接合する。また第２のアノード電極と第２の窒化物半導体層との間で形成される接合のショットキーバリアの高さが、第１のアノード電極と第１の窒化物半導体層との間で形成される接合のショットキーバリアの高さより高くなるように構成する。 （もっと読む）

【課題】 雑音特性を劣化を抑制して高周波特性の向上を可能とする半導体装置を提供する。
【解決手段】 基体層２３、基体層２３上の基体層２３より幅の狭い中間層２２、及び中間層２２上の中間層２２より幅の狭い頭部２１を備える第１導電型（ｎ型）のコレクタ領域２と、頭部２１の上面に配置された第２導電型（ｐ型）のベース領域３と、ベース領域３の上部の一部に配置された第１導電型（ｎ型）のエミッタ領域４と、基体層２３の上面から頭部２１の側面まで達する絶縁領域５と、絶縁領域５の上面にベース領域３の側面と接して配置されたベース電極６とを備える。 （もっと読む）

【課題】電極界面との接触抵抗を低減した高効率な電界効果トランジスタ等を提供する。
【課題手段】電界効果トランジスタは、窒化物半導体からなる第１の半導体層と、第１の半導体層上に形成され、第１の半導体層よりもバンドギャップエネルギーが大きく、且つ残留ドナー濃度が５×１０¹²／ｃｍ^-2以上となる窒化物半導体からなる第２の半導体層と、第２の半導体層上に各々形成されるソース電極、ゲート電極及びドレイン電極とをそれぞれ備える電界効果トランジスタであって、ソース電極及び／又はドレイン電極は、少なくとも第２の半導体層の一部に形成された段差部分上に形成されている。この構造により、段差部分でチャネル形成部分と電極との接触面積を増やし、オーミック接触の接触抵抗を下げて効率を改善できる。 （もっと読む）

【課題】本発明は、高周波数帯で動作する半導体装置の特性の向上、ならびに信頼性の向上に関するものである。
【解決手段】半導体基板の表面側にキャリア走行層として積層された、サブコレクタ層、コレクタ層、ベース層、エミッタ層を用いて形成した単数もしくは複数のバイポーラトランジスタと、前記キャリア走行層の直下に設けられた絶縁層と、さらに前記絶縁層の直下に設けられた導電層と、前記導電層に到達するように形成された非貫通のバイアホールと、トランジスタの何れかの端子と電気的に接続された状態に半導体基板の表面に形成された金属配線層と、バイアホールの側壁及び底面に形成された金属配線層とを備えた構造とする。 （もっと読む）

【課題】 帰還容量を低減できる半導体装置を提供する。
【解決手段】 パワーＭＯＳＦＥＴである半導体装置１は、セル９側にドレイン電極４５が形成され、シリコン基板３の裏面にソース電極７が形成されている。ソース領域１３とベース領域２５を短絡するショート電極３５の一部は、第１の層間絶縁膜３１を介してゲート電極１７の上面５３の上に位置している。ソース領域１３からドレイン領域１１へ向かう方向に関して、ショート電極３５の側面４７の位置が、ゲート電極１７のドレイン領域側の側面５１の位置と同じにされている。 （もっと読む）

【課題】 動作（駆動）中の半導体デバイスの動作状況を測定して、上記半導体デバイスをより正確に価できる評価用半導体デバイス、評価用半導体デバイスの作製方法、半導体デバイスの評価方法を実現する。
【解決手段】 半導体基板２上に設けられた任意の半導体デバイスの、ドレイン、ソース、ゲートの各電極３ａ、４ａ、５と、各電極３ａ、４ａ、５間に形成されたキャリアの分布状態が制御されるアクティブ領域２ａとを設ける。各電極３ａ、４ａ、５上を覆う絶縁膜７を設ける。観察すべきアクティブ領域２ａを露出させた露出面１ａを形成する。各電極３ａ、４ａ、５を外部と接続させるために、絶縁膜７中に配線部３ｂ、４ｂ、５ａをそれぞれ設ける。 （もっと読む）

【課題】 耐圧が高く、且つオン電圧の低い、新たなIII−Ｖ族窒化物半導体装置を提供する。
【解決手段】 半絶縁性または絶縁性基板上に積層したIII−Ｖ族窒化物半導体からなる第１の窒化物半導体層と、第１の窒化物半導体層よりも低い温度で成膜した第２の窒化物半導体層と、凹部内に露出する第１の窒化物半導体層上にショットキー接合するショットキーバリア高さの低い第１のアノード電極と、第１のアノード電極に接続し、第２の窒化物半導体層にショットキー接合する第１のアノード電極と同一あるいは異なる金属からなり、ショットキーバリア高さの高い第２のアノード電極と、第１あるいは第２の窒化物半導体層にオーミック接合するカソード電極とを備える。 （もっと読む）

【課題】エミッタ端子及びベース端子が同一な高さを有する高速バイポーラトランジスタを提供する。
【解決手段】高速バイポーラトランジスタは、ベースのためのシリコン−ゲルマニウム膜（２５ａ）をコレクタのための半導体膜（１９）上に形成し、エミッタ端子及びコレクタ端子のための接触窓を有する層間絶縁膜（２７）（２９）を形成し開口する。ポリシリコンを蒸着した後ベース、エミッタ接触窓（３５ｂ）（３５ａ）内にポリシリコンを充填し、イオン注入熱処理工程により、エミッタ拡散部（３６）を形成する。その後、平坦化処理により、同一高さをもつポリシリコンエミッタ端子及びポリシリコンベース端子を形成する。更に、エミッタ及びベース接触窓と、金属配線との間に安定的なシリサイド膜を形成でき、低抵抗なエミッタ、ベース接触窓を持つバイポーラトランジスタを形成できる。 （もっと読む）