【課題】ソース電極およびドレイン電極の表面モフォロジーおよび延性を向上させて耐圧を向上させ、オン抵抗の増加を抑制した化合物半導体装置、その製造方法を提供する。
【解決手段】化合物半導体装置１は、ソース領域２１およびドレイン領域２５が形成される化合物半導体層１０（第２化合物半導体層１２）と、ソース領域２１およびドレイン領域２５にそれぞれ対応して形成されたソース電極２２およびドレイン電極２６とを備える。ソース領域２１およびドレイン領域２５は、化合物半導体層１０に対してオーミック性を有する領域形成用オーミック金属によって形成され、ソース電極２２およびドレイン電極２６は、領域形成用オーミック金属２０ｒ、２４ｒを除去した領域へ新たに形成されソース領域２１およびドレイン領域２５に対してオーミック性を有する電極形成用オーミック金属２２ｍ、２６ｍによって形成されている。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。 （もっと読む）

【課題】コンタクトプラグとゲート電極との間のショートおよび／またはコンタクトプラグとシリコンピラーとの間のショートを防止した半導体装置および半導体装置の製造方法を得るという課題があった。
【解決手段】基板１上に立設された第一のシリコンピラー２と、その側面を覆う絶縁膜５と、絶縁膜５を覆うとともに、その先端部６ａが第一のシリコンピラー２の先端部２ａよりも基板１よりに位置してなるゲート電極６と、からなる縦型Ｔｒ部１０１と、基板１上に立設された第二のシリコンピラー２’と、その側面を覆う絶縁膜５’と、絶縁膜５’を覆うとともに、その先端部６’ａが第二のシリコンピラー２’の先端部２’ａよりも基板１から離れた側に位置してなり、ゲート電極６に接続されてなるゲートコンタクト電極６’と、からなるゲートコンタクト部１０２と、を有する半導体装置１１１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】コンタクト注入および／またはソースドレイン注入を行うことに起因するパンチスルーを防止でき、優れたトランジスタ特性を有する縦型トランジスタを備えた半導体装置およびその製造方法を提供する。
【解決手段】縦型トランジスタＴと平面視で重なり合うトランジスタ接続領域１５ｂと、縦型トランジスタＴと平面視で重なり合わないコンタクト領域１５ｃとを有し、縦型トランジスタＴに電気的に接続された導電体パッド１５ａと、コンタクト領域１５ｃを含む領域上に設けられ、導電体パッド１５ａに電気的に接続されたコンタクト１０とを備えている半導体装置とする。 （もっと読む）

【課題】絶縁膜中にコンタクトホールを形成せずに、絶縁膜の表面と裏面の間に導電領域を形成することを課題とする。
【解決手段】基板上の半導体素子及び第１の電極上に絶縁膜を形成し、絶縁膜中に第１の加速電圧で第１のイオンを添加して、絶縁膜中の第１の深さに第１の欠陥の多い領域を形成し、第１の加速電圧とは異なる第２の加速電圧で、第２のイオンを添加して、絶縁膜中の第１の深さとは異なる第２の深さに第２の欠陥の多い領域を形成し、第１及び第２の欠陥の多い領域上に、金属元素を含む導電材料を形成し、第１及び第２の欠陥の多い領域のうちの上方の領域から下方の領域に、金属元素を拡散させることにより、絶縁膜中に、第１の電極と、金属元素を含む導電材料とを電気的に接続する導電領域を形成する半導体装置の作製方法に関する。 （もっと読む）

【課題】製造工程におけるエピタキシャル結晶層への熱的負荷を低減することのできる半導体装置、およびその製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に第１のゲート絶縁膜を介して形成された第１のゲート電極、前記半導体基板中の前記第１のゲート絶縁膜下に形成された第１のチャネル領域、前記半導体基板中の前記第１のチャネル領域の両側に形成された第１の結晶からなる第１のエピタキシャル結晶層、を含む第１のトランジスタと、前記半導体基板上に第２のゲート絶縁膜を介して形成された第２のゲート電極、前記半導体基板中の前記第２のゲート絶縁膜下に形成された第２のチャネル領域、前記半導体基板中の前記第２のチャネル領域の両側に形成された第２の結晶からなる第２のエピタキシャル結晶層、前記第２のエピタキシャル結晶層上に形成された前記第１の結晶からなる第３のエピタキシャル結晶層、を含む、前記第１のトランジスタと異なる導電型を有する第２のトランジスタと、を有する。 （もっと読む）

【課題】サイズを縮小するとともに、オン抵抗を低くしながらオフ耐圧を高く保つことができる半導体装置と、その製造方法を提供する。
【解決手段】半導体基板１の領域には、ゲート電極４を挟んで一方にソース電極７およびＬＤＤ領域５ｂが形成され、他方にドレイン電極６およびＬＤＤ層５ａが形成されている。半導体基板１の表面から所定の深さＤ１にわたり形成されたＬＤＤ層５ａには、ＬＤＤ層５ａの表面を除いてＬＤＤ層５ａに取り囲まれるとともに、ＬＤＤ層５ａの表面から深さＤ３にわたりｐ型拡散層１０が形成されている。ＬＤＤ層５ａには、ｐ型拡散層１０の直下の領域においてＬＤＤ層５ａの底からさらに深い領域に向かって突出するように深さＤ２にわたり突出部５５が形成されている。 （もっと読む）

【課題】 ソース領域とコンタクトプラグとの接触面積を増大させることのできる半導体装置を提供すること。
【解決手段】 エピタキシャル層３にゲートトレンチ６を形成し、その側方にボディ領域５を形成する。また、エピタキシャル層３において、ゲートトレンチ６と間隔を空けた位置にコンタクトトレンチ１１を形成する。エピタキシャル層３において、その表面３１およびコンタクトトレンチ１１の側面１２に沿うソース領域９を形成する。また、表面がコンタクトトレンチ１１の底面１３の一部を提供するようにボディコンタクト領域１０を形成する。ゲートトレンチ６には、ゲート絶縁膜７を介してゲート電極８を埋設する。そして、コンタクトトレンチ１１の内面とエピタキシャル層３の表面３１とに跨るように、コンタクトプラグ１７を形成し、上記各面におけるソース領域９にコンタクトさせる。 （もっと読む）

【課題】窒化物系半導体機能層に生成される二次元キャリアガスチャネルにおいてキャリア密度及び電界をキャリア走行方向に変調する半導体装置を提供する。
【解決手段】半導体装置（ＨＥＭＴ）１において、第１の窒化物系半導体領域２１上に第２の窒化物系半導体領域２２を有する窒化物系半導体機能層２と、窒化物系半導体機能層２上に互いに離間されて配設された第１の主電極３及び第２の主電極４と、窒化物系半導体機能層２上の第１の主電極３と第２の主電極４との間に配設されたゲート電極５とを備え、第２の窒化物系半導体領域２２の第１の主電極３側の膜厚に対して第２の主電極４側の膜厚が異なる。 （もっと読む）

【課題】ＭＩＳトランジスタを有する半導体装置の性能を向上させる。
【解決手段】シリコン基板１の主面上に半導体層を積み上げて形成された一対のソース・ドレイン領域ｓｄｎ，ｓｄｐと、その側壁を覆う側壁絶縁膜ＩＳと、側壁絶縁膜ＩＳに平面的に挟まれた位置のシリコン基板１の主面上に、ゲート絶縁膜ＩＧを隔てて配置されたゲート電極ＧＥと、ゲート電極ＧＥの側方下部からソース・ドレイン領域ｓｄｎ，ｓｄｐの側方下部に渡って形成されたエクステンション領域ｅｘｎ，ｅｘｐとを有する半導体装置であって、ソース・ドレイン領域ｓｄｎ，ｓｄｐの側壁は順テーパ状の傾斜を有しており、側壁絶縁膜ＩＳの側壁のうち、ゲート絶縁膜ＩＧおよびゲート電極ＧＥと隣り合う方の側壁は、順テーパ状の傾斜を有している。 （もっと読む）

【課題】ゲート電極である金属膜／多結晶シリコン膜間の接触抵抗が大きい場合であっても、ゲートコンタクトプラグに印加した電界を十分な速度で十分に金属膜に伝えることができる半導体装置、およびその製造方法を得ることを目的とする。
【解決手段】本発明の一実施形態における半導体装置は、半導体基板１と、半導体基板１上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成された金属膜４、当該金属膜４上に形成された多結晶シリコン膜５、を有するゲート電極６と、ゲート電極６上に形成された層間絶縁膜１１と、層間絶縁膜１１および多結晶シリコン膜５を貫通して金属膜４と接触するように形成されたコンタクトプラグ１２と、を備える。 （もっと読む）

【課題】ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３、チャネル形成領域１２、ゲート電極４２３、ゲート絶縁膜４３０を備え、ゲート絶縁膜４３０はゲート絶縁膜本体部４３０Ａ及びゲート絶縁膜延在部４３０Ｂから構成されており、ゲート電極を構成する第１層４３１はゲート電極の側面部の途中まで薄膜状に形成されており、第２層の外側層４３２Ａは第１層４３１の上に薄膜状に形成されており、第２層の内側層４３２Ｂは第２層の外側層で囲まれた部分を埋め込んでおり、第３層の外側層４３３Ａは第２層の内側層、外側層、ゲート絶縁膜延在部を覆い、ゲート電極の頂面まで薄膜状に形成されており、第３層の内側層４３３Ｂはゲート電極の残部を占めている。 （もっと読む）

【課題】 ソース領域とソース配線との接触面積の増大を図ることができる、半導体装置を提供すること。
【解決手段】 エピタキシャル層３にＰ型のボディ領域５を形成し、エピタキシャル層３の表層部にボディ領域５に接するＮ⁺型のソース領域９を形成する。また、エピタキシャル層３の表面３１から掘り下げることにより、ソース領域９およびボディ領域５を貫通するゲートトレンチ６を形成する。このゲートトレンチ６には、その表面８１がエピタキシャル層３の表面３１よりも一段低く形成されたゲート電極８を埋設する。また、ゲート電極８の表面８１を、平面視でゲートトレンチ６内に設けられるように絶縁膜１１で被覆する。そして、エピタキシャル層３上に形成されたソース配線１４とソース領域９とをコンタクト（接触）させて電気的に接続する。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成される第１のドレイン／ソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成される第２のソース／ドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１又は第２のＭＯＳトランジスタの第２のソース／ドレイン領域の上面の面積は、第１又は第２のＭＯＳトランジスタの柱状半導体層のそれぞれの上面の面積よりも大きく、第１のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部とを接続するシリサイド層が形成される。 （もっと読む）

【課題】高密度に搭載可能な構造を有する電界効果トランジスタを備えた半導体装置を提供する。
【解決手段】基板と、この基板上に設けられた第１の絶縁層と、第１の絶縁層に埋め込まれた導電層と、この導電層に電気的に接続し直上に配置された下部拡散層、この下部拡散層上の半導体層、及びこの半導体層上の上部拡散層を有する柱状半導体部と、前記半導体層の周囲側面に設けられたゲート絶縁膜と、このゲート絶縁膜上に設けられたゲート電極と、このゲート電極および前記柱状半導体部を埋め込むように設けられた第２の絶縁層を有する半導体装置。 （もっと読む）

【課題】閾値電圧などのばらつきを低減させることができ、信頼性の高い高性能なＴＦＴ特性を持つ半導体装置を提供すること。
【解決手段】本発明の一態様に係る半導体装置は、基板上に形成され、ソース領域４ｃ、ドレイン領域４ｄ及びチャネル領域４ｂを有する多結晶半導体層４ａと、多結晶半導体層４ａのソース領域４ｃ及びドレイン領域４ｄ上に形成された金属性導電層６と、多結晶半導体層４ａと金属性導電層６との間に形成された合金層５とを有し、多結晶半導体層４ａは、チャネル領域４ｂの膜厚が、金属性導電層６が形成された領域の膜厚より薄くなるように形成された凹部４ｅを有し、凹部４ｅの深さＸと、合金層５の膜厚Ｙと、金属性導電層６の膜厚ｔとが、次の関係を満たしている。
０．１ｔ≦Ｙ≦０．３ｔ
０．３Ｙ≦Ｘ≦２Ｙ （もっと読む）

【課題】 耐圧が高く、且つオン電圧の低い、新たなIII−Ｖ族窒化物半導体装置を提供する。
【解決手段】 基板上に第１の窒化物半導体層とガリウムを含まない第２の窒化物半導体層が積層形成されており、第１の窒化物半導体層に接合する第１のアノード電極と、第２の窒化物半導体層のみに接合する第２のアノード電極を構成する電極金属を適宜選択することによって、第１および第２のアノード電極それぞれのショットキーバリアの高さが異なるように構成している。またカソード電極は、第１の窒化物半導体層に接合する構造となっている。 （もっと読む）

【課題】優れた電気伝導特性を安定して示すカーボンナノチューブ電界効果トランジスタを再現性よく製造することができる方法を提供すること。
【解決手段】まず、基板上にチャネルとなるカーボンナノチューブを配置した後、カーボンナノチューブをパッシベーション膜で保護する。次いで、カーボンナノチューブの両端を切断して、ソース電極およびドレイン電極と接合させる面を露出させる。最後に、カーボンナノチューブの両端に位置する切断面にソース電極およびドレイン電極をそれぞれ接合させる。このようにして製造された電界効果トランジスタは、ソース電極およびドレイン電極に印加する電圧の符号に依存しない電気特性を示す。 （もっと読む）

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。
（もっと読む）

【課題】ＦｉｎＦＥＴを用いた半導体装置において、ＧＩＤＬ低減を低減し、一方でコンタクト抵抗の上昇を抑えることができるコンタクト形状を有する半導体装置を提供する。
【解決手段】Ｆｉｎ構造電界効果トランジスタのソース及びドレイン領域を、コンタクトホール１３形成後の不純物注入とポリシリコンコンタクトプラグ１４からの不純物染み出しを積極的に利用し、固相拡散により形成する。また、コンタクトプラグ１４を凸状半導体層１０１ａの側面に延ばし、側壁部１４ａを形成して、コンタクト面積を増加させる。 （もっと読む）