【課題】半導体装置に含まれるＥＳＤ保護トランジスタのＥＳＤ耐性を向上できるようにする。
【解決手段】半導体装置は、ウェル領域１０１の上に形成されたゲート電極１０３と、ウェル領域１０１におけるゲート電極１０３のゲート長方向側にそれぞれ形成されたドレイン領域１０４及びソース領域１０５と、ドレイン領域１０４の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のドレインコンタクト１０６Ａ〜１０６Ｃと、ソース領域１０５の上で且つゲート電極１０３のゲート幅方向に互いに間隔をおいて形成された複数のソースコンタクト１０７Ａ〜１０７Ｅとを有している。隣り合うドレインコンタクト同士の間隔は、隣り合うソースコンタクト同士の間隔よりも大きい。 （もっと読む）

【課題】 上層配線が半導体層に接続された薄膜トランジスタにおいて、コンタクトホール形成部の層間絶縁膜の厚さを薄くし、均一なコンタクトホールの形成を可能とする。
【解決手段】 多結晶半導体層３を活性層とし、層間絶縁膜６に形成されたコンタクトホール７を介して配線が多結晶半導体層３に接続されている。多結晶半導体層３に接続される配線は、複層配線のうちの２層目以上の上層配線（第２配線８）である。コンタクトホール７に対応する位置に所定の厚さを有する下地パターン１０が形成され、この下地パターン１０上に多結晶半導体層３の第２配線８との接続部分（ソース領域３ａ及びドレイン領域３ｂ）が形成されている。 （もっと読む）

【課題】オン抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１の表面の全面には、エピタキシャル結晶成長層２が配置されている。エピタキシャル結晶成長層２内においては、表面付近の一部の領域に第２導電型領域３が配置されている。第２導電型領域３内においては、表面付近の一部の領域に第１導電型領域４が配置されている。エピタキシャル結晶成長層２において、ゲート電極７が配置されている領域の一部は、表面にバンチングステップが形成されない平滑な第１領域となっており、ゲート電極７が配置されていない領域の全部は、表面にバンチングステップが形成された第２領域となっている。 （もっと読む）

【課題】低抵抗コンタクトを維持しつつ、より微細化された半導体装置を提供する。
【解決手段】半導体装置は、トランジスタＴｒ１、Ｔｒ２と、第１コンタクト１３と、第２コンタクト１０とを具備する。トランジスタＴｒ１、Ｔｒ２は、半導体基板１上に設けられ隣接している。第１コンタクト１３は、トランジスタＴｒ１、Ｔｒ２間にセルフアライメント構造で設けられ、トランジスタＴｒ１、Ｔｒ２の共通のソースに接続され、金属を含んでいる。第２コンタクト１０は、トランジスタＴｒ１，Ｔｒ２のドレインにそれぞれ接続され、金属を含んでいる。 （もっと読む）

半導体装置（１）は、半導体領域（２）と接触する接続リード線（２１）を備えている。上記接続リード線（２１）の単位長さ当たりの導電率Ｓは、第１値ＳＷから第２値Ｓ０まで変化する。上記半導体領域（２）は、上記接続リード線（２１）に電気的導電可能に接続される。 （もっと読む）

半導体発光装置のための電気的コンタクトを形成する方法が開示される。発光装置は、第１導電型の第１層と、第１層の上に重なる光発生のための活性層と、活性層の上に重なる第２導電型の第２層とを有する。この方法は、第２層及び活性層を貫通して第１層への電気的接続をもたらす少なくとも第１及び第２の細長電気的コンタクトを形成するステップを含み、この第１及び第２コンタクトは互いにある角度をなして配向され、第１コンタクトは第２コンタクトに近接する第１端部を有し、第１端部は第２コンタクトから十分に離間配置され、その結果、電流がコンタクトを介して第１層に供給されるとき、第１端部と第２コンタクトの概ね間の領域内における第１コンタクトの第１端部及び第２コンタクトからの電流寄与量が、第１及び第２コンタクトに沿った他の箇所の電流密度にほぼ等しい電流密度をその領域内に生じる。 （もっと読む）

【課題】オフ電流を抑制するとともに接合リークも抑制することが可能なフィントランジスタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板に形成されたＳＴＩ（Shallow Trench Isolation）領域１５によってクランク形状に区画され、ＳＴＩ領域の上面よりも高い上面を有する活性領域１００ａと、クランク形状の活性領域１００ａの両端部に形成されたソース領域及びドレイン領域２０と、活性領域１００ａにおいてソース領域２０とドレイン領域２０とに挟まれた領域に形成されたチャネル領域と、チャネル領域を含む活性領域１００ａの中央部分ｆａ及び両側部分ｆｂ，ｆｃの一部の上面及び側面を覆うゲート電極とを備えたフィントランジスタを有する。 （もっと読む）

【課題】ショットキバリア半導体装置において、少ない逆方向洩れ電流と、より高い阻止電圧を有し、順方向電圧降下が小さく電力効率の高い効率的な半導体装置であって、サージや過渡電圧に対して高い耐久性を有する半導体装置を提供すること。
【解決手段】半導体基板１０１の第１主面上に低濃度の半導体層１０２が形成され、前記低濃度の半導体層表面から半導体基板１０１に至る１つ以上のトレンチ１０３によって、前記低濃度の半導体層内に１つ以上のメサ１０２ａを形成し、前記メサ１０２ａとトレンチ１０３の境界部に絶縁皮膜１０４を形成し、絶縁皮膜１０４の表面上でかつトレンチ内部に第１の電極１０５を形成し、前記低濃度の半導体層表面にショットキ接合を形成する第２の電極１０６を前記第１の電極１０５とオーミック接合して形成し、半導体基板１０１の第２主面上に第３の電極１０７を形成する。 （もっと読む）

【課題】従来の不具合を抑制しながらキャリアの移動度を高くすることができる半導体装置及びその製造方法を提供する。
【解決手段】溝８内にｐ型のＳｉＧｅ混晶層４９ａがエピタキシャル成長法により形成され、その上にｐ型のＳｉＧｅ混晶層４９ｂがエピタキシャル成長法により形成されている。更に、ＳｉＧｅ混晶層４９ｂ上にｐ型のＳｉＧｅ混晶層４９ｃがエピタキシャル成長法により形成されている。なお、ＳｉＧｅ混晶層４９ａの最表面の溝８の底からの高さａ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも低い。また、ＳｉＧｅ混晶層４９ｂの最表面の溝８の底からの高さｂ₄は、シリコン基板１の表面を基準としたときの溝８の深さよりも高い。更に、ＳｉＧｅ混晶層４９ａ及び４９ｃ中のＧｅ濃度は、ＳｉＧｅ混晶層４９ｂ中のＧｅ濃度より低い。 （もっと読む）

【課題】ＰＮ接合の太陽電池効果による配線の腐食及び再堆積を抑制する。
【解決手段】半導体装置は、Ｐウェル１０３上に形成されたＮ型不純物拡散層１０６とＮウェル１０４上に形成されたＰ型不純物拡散層１０８とを電気的に接続するシェアードコンタクト１１１を備えている。 （もっと読む）

【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】導電性の基板６２と、基板６２上に形成され、表面の一部が凸部形状をなすＩＩＩ−Ｖ族窒化物半導体層６４と、ＩＩＩ−Ｖ族窒化物半導体層６４の凸部６４ｂの上面にオーミック接合して形成されるソース電極７２と、凸部６４ｂの側面にショットキー接合して形成されるゲート電極７４と、基板６２の裏面にオーミック接合して形成されるドレイン電極７６とを備えることを特徴とするＩＩＩ−Ｖ族窒化物半導体装置。 （もっと読む）

【課題】互いに隣接するシリコンエピタキシャル層同士のショートを防止する。
【解決手段】活性領域１３の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域１３の露出面には凹部１３ａが形成される。これにより、素子分離領域１２を構成するフィールド酸化膜１２の側面部分１２ａが露出し、凹部１３ａの周囲がフィールド酸化膜の側面部分１２ａで囲まれた状態となる。その後、凹部１３ａが形成された活性領域１３の露出面にシリコンエピタキシャル層１９を形成する。ここで、活性領域の露出面は掘り下げられており、活性領域１３の幅方向の両端はフィールド酸化膜による壁で囲われていることから、シリコンエピタキシャル層１９の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層１９、１９間のショートを防止することができる。 （もっと読む）

【課題】シリコン−ゲルマニウム立体構造ＣＭＯＳにおいて、シリコンＣＭＯＳ素子とゲルマニウムＣＭＯＳ素子との間の局所配線を容易に形成する。
【解決手段】シリコンＣＭＯＳ素子を有するシリコン基板を準備し（１２）、該素子の上部に絶縁層を形成する（１４）。上記絶縁層を部分的に開口し（１６）、その上にゲルマニウム薄膜を形成する（１８）。アニール処理により、上記薄膜のゲルマニウムを流動化する（２４）。これにより、開口部に上記ゲルマニウムが流れ込み、該ゲルマニウムと上記シリコン基板および上記シリコンＣＭＯＳ素子との間に接点が形成される。さらに冷却することで、上記ゲルマニウムがＬＰＥ成長により結晶化される（２６）。そして、単結晶のゲルマニウム上にゲルマニウムＣＭＯＳ素子を形成する。 （もっと読む）

【課題】周波特性を犠性にせず、高い歩留まりを有するデュアルゲートＨＥＭＴ構造半導体変調素子を提供する。
【解決手段】所定の材質の基板１上に、ＧａＮチャネル層２、アンドープＡｌＧａＮスペーサ層３、ｎ型ＡｌＧａＮキャリア供給層４、アンドープＡｌＧａＮバリア層５を順次形成し、アンドープＡｌＧａＮバリア層５上に、オーミックコンタクトのソース電極６とドレイン電極７と２つのゲート電極Ｇ１，Ｇ２とを形成したデュアルゲートＨＥＭＴ構造半導体変調素子において、２つのゲート電極Ｇ１，Ｇ２を、互いに異なるゲート長を有するゲート電極とし、一方のゲート電極Ｇ１をＴ字形形状とし、他方のゲート電極Ｇ２をＩ字形形状とする。無線通信システムの変調器として用いる場合、高周波特性を要する搬送波信号を、高周波特性を有するＴ字形ゲート電極Ｇ１に、音声ベースバンド信号または中間周波信号を、歩留まりが良いＩ字形ゲート電極Ｇ２に入力する。 （もっと読む）

【課題】ＭＩＳトランジスタを有する半導体装置の歩留りを向上することが可能な技術を提供する。
【解決手段】半導体層８０における半導体基板１の上面１ａ上には、ＭＩＳトランジスタのゲート構造４ｃが形成されている。また、半導体層８０における半導体層８の上面８ａ内にはソース・ドレイン領域９が形成されている。半導体層８０上には、ゲート構造４ｃを覆って層間絶縁膜２０が形成されている。層間絶縁膜２０内には、ゲート構造４ｃに含まれるゲート電極６の上面６ａと、半導体層８の上面８ａとの両方に接続されたコンタクトプラグ２３が形成されている。そして、半導体層８の上面８ａは、活性領域１００ｃにおける半導体基板１の上面１ａよりも上方に位置している。 （もっと読む）

【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第１の金属膜を形成する。次に、基板に対して熱処理を行なって第１の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択ＣＶＤ法によりシリサイド膜上のみに第２の金属膜を形成する。次に、第２の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第２の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第２の金属膜表面に形成された変質層を除去する。 （もっと読む）

第１主表面と、第１主表面に対向した第２主表面とを有する、高熱伝導性の基板を含むディンプル基板およびその製造方法。活性エピタキシャル層が、基板の第１主表面の上に形成される。ディンプルが、第２主表面から基板中を第１主表面に向かって延びるように形成される。低抵抗材料からなる電気コンタクトが、第２主表面の上とディンプルの中に形成される。低抵抗で低損失のバックコンタクトがこのように、基板を効果的なヒートシンクとして維持しながら形成される。
（もっと読む）

【課題】ＳＯＩ基板に作り込まれたＭＯＳＦＥＴをＦＤ動作させる際に、基板浮遊効果と短チャネル効果との両方を抑制し、更に、寄生抵抗の増大、イオン注入による欠陥、及び閾値電圧の低下についても抑制する。
【解決手段】第１及び第２主電極領域３７を選択的にエピタキシャル成長させることによって、不純物が導入されていないチャネル領域３９よりも厚い膜厚とする。また、ゲート電極２５は、完全にサリサイド化されており、シリサイドゲート電極４５となっている。 （もっと読む）

【課題】異方性エッチングを通じて生成されるシリコン１１１面（結晶構造を有する半導体においてその結晶方向を示すミラー指数）にショットキー接合を形成させることによって、安定的で、且つ電子に対して低いショットキー障壁を有する高性能のＮ−型ショットキー障壁貫通トランジスタを提供する。
【解決手段】本発明のショットキー障壁貫通トランジスタは、絶縁層が蒸着された基板と、 前記絶縁層上の所定領域が低い不純物濃度を有するチャンネル領域とソース／ドレイン領域とに分離され、前記ソース／ドレイン領域と接合されるチャンネル領域の境界面がシリコン１１１面となるようにし、ソース／ドレイン領域が所定の金属でシリサイド化され、前記チャンネル領域と接合されるようにし、前記チャンネル領域上に順次に形成されたゲート絶縁膜及びゲート電極と、前記ゲート絶縁膜及びゲート電極の両側壁に形成された側壁絶縁膜と、を備えて構成される。 （もっと読む）

【課題】従来、バリアメタル２０６を敷いてアロイスパイクによる拡散層の突き抜けを抑
えていた。すると、バリアメタル２０６の影響でコンタクト抵抗の上昇によりＰウェル２
０８の電位が上昇し、ＮＭＯＳ１００の閾値変動等が発生する。そこで、アロイスパイク
等の現象の影響を抑え、かつＰウェル２０８の電位を制御しうる半導体装置を提供する。
【解決手段】ＮＭＯＳ１００の幅方向にソース２０５、Ｐ型拡散層３０１を交互に位置す
るように形成し、バリアメタル２０６を、Ｐウェル２０８上で接合を有するソース２０５
上には残し、接合を有さないＰ型拡散層３０１では除去し、両領域を短絡するようアルミ
電極２０７を形成する。接合が形成されているソース２０５はバリアメタル２０６により
アロイスパイクが抑制され、Ｐ型拡散層３０１ではバリアメタルが除去されているためコ
ンタクト抵抗を下げることができ、Ｐ型拡散層３０１の電位が安定化される。 （もっと読む）