接続部構造及びその製造方法
【課題】シリサイド上に接続孔を形成する際のエッチングで、高抵抗の変質層が発生することを防止する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第1の金属膜を形成する。次に、基板に対して熱処理を行なって第1の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択CVD法によりシリサイド膜上のみに第2の金属膜を形成する。次に、第2の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第2の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第2の金属膜表面に形成された変質層を除去する。
【解決手段】 基板中もしくは基板上に導電層を形成する。次に、導電層上を含む基板上に第1の金属膜を形成する。次に、基板に対して熱処理を行なって第1の金属膜と導電層とを反応させ、導電層上に選択的にシリサイド膜を形成する。次に、選択CVD法によりシリサイド膜上のみに第2の金属膜を形成する。次に、第2の金属膜上を含む基板上に絶縁膜を形成する。次に、絶縁膜の所定領域を開口して、第2の金属膜に到達するコンタクトホールを形成する。次に、コンタクトホール内を洗浄して、コンタクトホール底面における第2の金属膜表面に形成された変質層を除去する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、接続部構造及びその製造方法に関し、特に、半導体装置における接続部の構造およびその製造方法に関する。
【背景技術】
【0002】
半導体集積回路装置において、高速・高集積化に伴う半導体素子の微細化につれてソース・ドレイン領域の拡散層を浅く形成することが必要不可欠となっている。しかしながら、このために、拡散層が高抵抗となるとともに、拡散層と接合を形成するプラグとのコンタクト抵抗が極めて高くなるという課題が発生している。
【0003】
従来から、コンタクト抵抗が高くなる課題に対する一般的な解決策として、サリサイド技術が用いられている。この技術は、ソース・ドレイン領域の拡散層上に金属膜を堆積して加熱処理を行い、シリサイドと呼ばれる金属とSiとの低抵抗合金層を自己整合的に形成するものである。
【0004】
以下、従来におけるCoシリサイドを用いた接続部構造の製造方法について、図9(a)〜(g)を参照しながら説明する(例えば、特許文献1参照)。図9(a)〜(g)は、従来における半導体集積回路装置のNMISトランジスタとその周辺部の製造工程を示す断面図である。
【0005】
従来の半導体集積回路装置の製造方法では、まず、図9(a)に示すように、n型不純物がドープされたシリコン基板100の所定の領域にボロン等のp型不純物をイオン注入し、Pウェル105を形成する。また、シリコン基板100上にシリコン酸化膜101およびシリコン窒化膜102を順次堆積し、リソグラフィー工程で形成されたレジストパターン(図示省略)をマスクとして、反応性イオンエッチングを行い、シリコン窒化膜102のパターニングを行う。シリコン窒化膜102のパターニングは、素子分離酸化膜が形成される領域を除去するように行う。更に、シリコン窒化膜102をマスクとして、例えばボロン等のp型不純物をイオン注入法により注入し、チャネルストッパ104を形成する。
【0006】
次に、図9(b)に示すように、熱酸化法を用いてシリコン基板100を熱処理し、シリコン窒化膜102で覆われていない領域を酸化して素子分離酸化膜103を形成する。次に、シリコン窒化膜102及びシリコン酸化膜101を除去し、熱酸化法を用いてシリコン基板100上にゲート絶縁膜となる絶縁膜を形成する。このゲート絶縁膜となる絶縁膜上にCVD法を用いて多結晶シリコン膜を200nmの厚さで堆積した後、リソグラフィー工程で形成されたレジストパターン(図示省略)をマスクとして反応性イオンエッチングを行って、多結晶シリコンからなるゲート電極107およびゲート絶縁膜106を形成する。
【0007】
次に、図9(c)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板100に注入し、LDD層108を形成する。その後、シリコン基板100上の全面にシリコン酸化膜を堆積し、異方性の全面エッチングを行って、ゲート電極107の側面上に絶縁膜からなる側壁109を形成する。このとき、シリコン基板100のうち側壁109の外側に位置する部分にはシリコンが露出し、ゲート電極107の上面には多結晶シリコンが露出している。
【0008】
次に、図9(d)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板100に注入し、高濃度拡散層のソース・ドレイン領域110を形成する。次に、窒素雰囲気中で活性化のための熱処理を行い、ソース・ドレイン領域110を活性化させる。
【0009】
次に、図9(e)に示すように、スパッタリング法を用いて膜厚15nmのCoを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域110およびゲート電極107上にシリサイド膜111を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のCoを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜111の低抵抗化処理を行う。
【0010】
次に、図9(f)に示すように、CVD法を用いてSiNよりなるライナー絶縁膜118およびSiO2よりなる層間絶縁膜112を堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことによりレジストパターン(図示省略)を形成し、レジストパターンをマスクとして層間絶縁膜112をドライエッチングして、下層のソース・ドレイン領域110の上面を露出させる。以下、本明細書ではこの工程のことをコンタクトエッチングと称する。次に、周知のアッシングおよび洗浄工程の後、コンタクト底面下のライナー絶縁膜118をドライエッチングする。以下、本明細書ではこの工程のことをライナーエッチングと称する。その後、再度、周知のアッシングおよび洗浄処理を実施する。
【0011】
次に、図9(g)に示すように、下層のソース・ドレイン領域110およびゲート電極107の上面に達するように開口されたコンタクトホールの内面にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール領域外のWを除去する。このようにして、コンタクトプラグ114が形成される。
【特許文献1】特開平10−055982号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかしながら、従来の製造方法においては、コンタクトプラグ形成工程の際に、コンタクトプラグの底に酸化物からなる高抵抗の変質層が形成され、コンタクト不良が発生することが、発明者らの実験によって明らかとなった。
【0013】
この変質層の形成理由は以下のように説明される。図10は、コンタクトホールの底に変質層が形成される理由を説明するための図である。図10に示すように、コンタクトエッチングおよびライナーエッチングを行うと、エッチングガスに含まれる酸素やエッチング後のアッシングによって、コンタクトホールの底面に露出したシリサイド膜111が酸化されて酸化膜からなる変質層121が形成される。更に、コンタクトプラグを形成した後の熱処理等によっても、変質層121が成長する。
【0014】
従来技術の説明ではシリサイドの一例としてCoを記載しているが、次世代で使用されるNiでは変質層の形成がより顕著に発生する。
【0015】
なお、従来技術におけるコンタクトプラグのTiNは、熱処理時にシリサイド膜と金属の固相反応を防止する反応防止層として機能する。しかしながら、コンタクトプラグは、コンタクトプラグ形成前の工程における変質層の成長を抑制することはできない。
【0016】
本発明は、前記に鑑みてなされたものであり、その目的は、接続部形成工程においてコンタクトエッチングおよびライナーエッチングをする際に、高抵抗の変質層の発生を防止できる接続部構造およびその製造方法を提供することにある。
【課題を解決するための手段】
【0017】
上記課題を解決するために、本発明の第1態様の接続部構造は、基板中もしくは基板上に形成された導電層と、前記導電層上の所定領域に形成されたシリサイド膜と、前記シリサイド膜上に形成された金属膜と、前記金属膜上を含む前記基板上に形成された絶縁膜と、前記絶縁膜中に形成され、底面が前記金属膜に接するコンタクトプラグとを備える。
【0018】
本発明の第1態様の接続部構造では、シリサイド膜の上に金属膜が形成されているため、コンタクトエッチング時やその後のアッシング工程では、金属膜の酸化が進行し、金属膜の下のシリサイド膜は酸化されない。また、この酸化された金属膜(変質層)は、後の洗浄工程によって選択的に除去することができる。そのため、コンタクトプラグの信頼性を高めることができる。
【0019】
また、本発明の第2態様の接続部構造は、基板中もしくは基板上に形成された導電層と、前記導電層上の所定領域に形成された第1のシリサイド膜と、前記第1のシリサイド膜上に形成された第2のシリサイド膜と、前記第2のシリサイド膜上を含む前記基板上に形成された絶縁膜と、前記絶縁膜中に形成され、底面が前記第2のシリサイド膜に接するコンタクトプラグとを備える。
【0020】
本発明の第2態様の接続部構造では、コンタクトエッチング時やその後のアッシング工程で第2のシリサイド膜が酸化され、第1のシリサイド膜は酸化されない。また、この酸化されたシリサイド膜は後のエッチング工程によって容易に除去できる。そのため、コンタクトプラグの信頼性を高めることができる。
【0021】
また、本発明の第2態様の接続部構造において、前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなっていてもよい。
【0022】
また、本発明の第2態様の接続部構造において、前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなっていてもよい。
【0023】
また、本発明の第1態様の接続部構造の製造方法は、基板中もしくは基板上に導電層を形成する工程(a)と、前記導電層上に第1の金属膜を形成する工程(b)と、熱処理を行うことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、前記シリサイド膜上のみに第2の金属膜を形成する工程(d)と、前記第2の金属膜上を含む前記基板上に絶縁膜を形成する工程(e)と、前記絶縁膜の所定領域を開口して、前記第2の金属膜に到達するコンタクトホールを形成する工程(f)と、前記コンタクトホール内を洗浄して、前記コンタクトホール底面における前記第2の金属膜表面に形成された変質層を除去する工程(g)とを備える。
【0024】
本発明の第1態様の製造方法では、コンタクトホールを形成する工程(f)において、第2の金属膜が酸化されるため、シリサイド膜が酸化されるのを防止することができる。酸化された第2の金属膜は工程(g)において容易に除去することができる。そのため、信頼性の高い接続部構造を形成することができる。
【0025】
本発明の第1態様の接続部構造の製造方法において、前記工程(d)では、選択CVD法により、前記シリサイド膜上のみに第2の金属膜を形成してもよい。
【0026】
本発明の第1態様の接続部構造の製造方法において、前記工程(d)では、前記シリサイド膜上を含む前記基板上に前記第2の金属膜を形成した後、マスクを用いて前記第2の金属膜を選択的に除去し、前記シリサイド膜上にのみ前記第2の金属膜を残存させてもよい。
【0027】
本発明の第2態様の接続部構造の製造方法は、基板中もしくは基板上に導電層を形成する工程(a)と、前記導電層上に第1の金属膜を形成する工程(b)と、熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、前記シリサイド膜上を含む前記基板上に第1の絶縁膜を形成する工程(d)と、前記第1の絶縁膜上に第2の絶縁膜を形成する工程(e)と、前記第2の絶縁膜の所定領域を開口して、前記第1の絶縁膜に到達するコンタクトホールを形成する工程(f)と、前記コンタクトホール内に露出した前記第1の絶縁膜をスパッタエッチングで除去して前記コンタクトホール内に前記シリサイド膜を露出する工程(g)とを備える。
【0028】
本発明の第2態様の製造方法では、工程(g)において、コンタクトホールの底に残存するシリコン酸化膜を除去することができる。このスパッタエッチングでは酸素およびフルオロカーボン系のガスを使用しないため、後にアッシングを行う必要がない。したがって、アッシングにより変質層が形成されることがなく、信頼性の高い接続部構造を形成することができる。
【0029】
本発明の第2態様の接続部構造の製造方法において、前記工程(g)において、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチングレート比が3以上であってもよい。
【0030】
本発明の第3態様の接続部構造は、基板中もしくは基板上に導電層を形成する工程と、前記導電層上に第1の金属膜を形成する工程と、熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的に第1のシリサイド膜を形成する工程と、前記導電層上に第2の金属膜を形成する工程と、熱処理を行うことにより前記第2の金属膜と前記第1のシリサイド膜とを反応させ、前記第1のシリサイド膜上に選択的に第2のシリサイド膜を形成する工程と、前記第2のシリサイド膜上を含む前記基板上に絶縁膜を形成する工程と、前記絶縁膜の所定領域を開口して、前記第2のシリサイド膜に到達するコンタクトホールを形成する工程と、前記コンタクトホール底面における前記第2のシリサイド膜表面に形成された変質層をスパッタエッチングで除去する工程とを備える。
【0031】
本発明の第3態様の製造方法では、コンタクトエッチング時やその後のアッシング工程で第2のシリサイド膜が酸化され、第1のシリサイド膜は酸化されない。また、この酸化されたシリサイド膜は後のエッチング工程によって容易に除去できる。そのため、高い信頼性をもったコンタクトプラグを形成することができる。
【0032】
本発明の第3態様の接続部構造の製造方法において、前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなっていてもよい。
【0033】
本発明の第3態様の接続部構造の製造方法において、前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなっていてもよい。
【0034】
本発明の第1〜第3態様の接続部構造の製造方法において、前記熱処理をRTA(Rapid Thermal Annealing)法で行なってもよい。
【発明の効果】
【0035】
本発明の接続孔構造およびその製造方法によれば、絶縁膜のコンタクトエッチング工程終了時点で下地のシリサイド膜上に金属膜、シリサイド膜あるいは絶縁膜が形成されており、下層のシリサイド膜がコンタクトエッチングの際に直接露出することがない。そのため、シリサイド膜が酸化されて変質層が形成されることがなく、コンタクト抵抗の上昇といった不良を防止することができる。
【発明を実施するための最良の形態】
【0036】
以下、本発明に係る実施形態について、図面を参照しながら説明する。
【0037】
(第1の実施形態)
以下、本発明の第1の実施形態に係る接続部の製造方法について、図1(a)〜図1(g)を参照しながら説明する。図1(a)〜(g)は、本発明の第1の実施形態に係る接続部構造の製造方法を示す断面図である。
【0038】
本実施形態では、半導体集積回路装置を構成するNMISトランジスタとその周辺部を一例として説明を行う。
【0039】
本実施形態の接続部の製造方法では、まず、図1(a)に示すように、n型不純物がドープされたシリコン基板10の所定の領域にボロン等のp型不純物をイオン注入し、Pウェル15を形成する。n型不純物がドープされたシリコン基板10上に、シリコン酸化膜11およびシリコン窒化膜12を堆積した後、リソグラフィー工程を行うことによりレジストパターン(図示省略)を形成する。その後、レジストパターンをマスクとして、反応性イオンエッチングを行い、シリコン窒化膜12のパターニングを行う。ここで、シリコン窒化膜12のパターニングは、後工程で素子分離酸化膜13が形成される領域を除去するように形成する。更に、シリコン窒化膜12をマスクとして例えばボロン等のp型不純物をイオン注入法により注入し、チャネルストッパ14を形成する。
【0040】
次に、図1(b)に示すように、熱酸化法を用いてシリコン基板10を熱処理し、シリコン窒化膜12で覆われていない領域を酸化して素子分離酸化膜13を形成する。次に、シリコン窒化膜12及びシリコン酸化膜11を除去し、熱酸化法を用いてシリコン基板10の上にゲート絶縁膜となる絶縁膜を形成する。このゲート絶縁膜となる絶縁膜上にCVD法を用いて多結晶シリコン膜を200nmの厚さで堆積する。その後、リソグラフィー工程を行うことにより、この多結晶シリコン膜の上にレジストパターン(図示省略)を形成して、レジストパターンをマスクとして反応性イオンエッチングを行うことにより、多結晶シリコンからなるゲート電極17およびゲート絶縁膜16を形成する。
【0041】
次に、図1(c)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板10に注入し、LDD層18を形成する。その後、シリコン基板10上の全面にシリコン酸化膜を堆積し、異方性の全面エッチングを行って、ゲート電極17の側面上に絶縁膜からなる側壁19を形成する。このとき、シリコン基板10のうち側壁19の外側に位置する部分にはシリコンが露出し、ゲート電極17の上面には多結晶シリコンが露出している。
【0042】
次に、図1(d)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板10に注入し、高濃度拡散層のソース・ドレイン領域20を形成する。次に、窒素雰囲気中で活性化のための熱処理を行い、ソース・ドレイン領域20を活性化させる。
【0043】
次に、図1(e)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0044】
次に、公知の選択CVD法を用いて、形成されたシリサイド膜21上にのみ膜厚30nmのW26を成長させる。上記選択CVD法の条件の一例としては、流量20ml/minのWF6、流量10ml/minのSiH4および流量100ml/minのH2を供給し、膜堆積中の圧力を6650Pa、基板温度を400℃に設定すればよい。
【0045】
W26の選択CVD法は、原料ガスであるWF6を還元することでWが成長する原理に基づいている。WF6はSiH4に対して還元反応(WF6 + 3/2SiH4 → W + 3/2SiF4 + 3H2)し、Wを成長させるが、選択CVD法ではさらに下地の金属(シリサイド)から還元作用を受けるために、シリサイド膜21の上にのみW26を成長させることができる。
【0046】
次に、図1(f)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さでそれぞれ堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。続いて、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0047】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0048】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0049】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。また、上記洗浄の一例としては、NH3、H2O2およびH2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:10とすればよい。
【0050】
次に、図1(g)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0051】
本実施形態によると、シリサイド膜の上にWが形成されているため、コンタクトエッチング時やその後のアッシング工程では、Wの酸化が進行し、Wの下のシリサイド膜は酸化されない。また、この酸化されたW(変質層)は、後の洗浄工程によって選択的に除去することができる。
【0052】
特に、Wは公知の選択CVD技術を用いてシリサイド膜の上にのみ成長させることができる。また、酸化されたW(変質層)は、NH4OHを主体とするpH7以上のアルカリ溶液等で容易に除去することができるため、下地のシリサイド膜にダメージを与えにくい。また、Wをシリサイド膜より上部に形成することにより、変質層が浅接合よりも上部に形成される。そのため、高い信頼性をもったコンタクトプラグを形成することができる。
【0053】
ここで、図2に、アッシング時間とWの表面酸化量との関係を示す。図2から、アッシング時間の増加につれてWの酸化量が飽和する傾向にあり、酸化速度が抑制されていくことがわかる。つまり、Wの酸化が進行すると、Wの酸化物自身が酸化防止層となるために、コンタクトエッチングおよびアッシング時に酸素が供給されても、下層のシリサイド膜は酸化されないと考えられる。
【0054】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法で接続部を製造することができ、同様の効果を得ることができる。
【0055】
(第2の実施形態)
以下、本発明の第2の実施形態に係る接続部構造の製造方法について、図3(a)〜図3(e)を参照しながら説明する。図3(a)〜(e)は、本発明の第2の実施形態に係る接続部構造の製造工程を示す断面図である。
【0056】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図3(a)に示すようにソース・ドレイン領域20までを形成する。
【0057】
次に、図3(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いればよい。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0058】
次に、図3(c)に示すように、スパッタリング法を用いて膜厚30nmのW29を堆積させる。その後、リソグラフィ工程を行うことにより、W29の上にレジストパターン(図示省略)を形成してレジストパターンをマスクとしてウエットエッチングを行うことにより、シリサイド膜21の上のみにW29を残す。なお、上記ウエットエッチングの条件の一例としては、NH3:H2O2:H2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:5とすればよい。
【0059】
次に、図3(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さでそれぞれ堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィ工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。続いて、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0060】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0061】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0062】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。また、上記洗浄の一例としては、NH3、H2O2およびH2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:10とすればよい。
【0063】
次に、図3(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0064】
本実施形態では、第1の実施形態と同様にシリサイド膜上にのみWが形成されているため、第1の実施形態と同様な効果を得ることができる。
【0065】
また、本実施形態は、第1の実施形態の変形例であり、パターニングを行ってシリサイド膜上にのみ金属膜を形成させている。このため、選択的なCVD法を行う第1の実施形態よりもシリサイド膜上に形成する金属の種類の選択肢の幅が広がる利点がある。つまり、W以外の金属を用いることができる。
【0066】
(第3の実施形態)
以下、本発明の第3の実施形態に係る接続部構造の製造方法について、図4(a)〜図4(e)を参照しながら説明する。図4(a)〜(e)は、本発明の第3の実施形態に係る接続部構造の製造工程を示す断面図である。
【0067】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図4(a)に示すようにソース・ドレイン領域20までを形成する。
【0068】
次に、図4(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0069】
次に、図4(c)に示すように、CVD法を用いてシリコン基板10の全面上にシリコン酸化膜31を10nmの厚さで堆積させる。次に、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィ工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行う。
【0070】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0071】
また、上記ライナーエッチングの条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。この条件でライナーエッチングを行うと、シリコン窒化膜とシリコン酸化膜の選択比が7:1程度と高いため、ライナー絶縁膜28の下層にあるシリコン酸化膜31でエッチングが止まる。ライナーエッチング50nmに対して30%のオーバーエッチングをかけた場合、下層のシリコン酸化膜31は3nm程度削れるのでシリコン酸化膜31の残膜は7nm程度となる。なお、このライナーエッチングは、シリコン酸化膜のシリコン窒化膜に対するエッチング比が3以上の条件で行うことが好ましい。この場合には、ライナーエッチングをシリコン酸化膜で確実に停止させることができる。
【0072】
次に、図4(d)に示すように、Arスパッタエッチングを用いて残りのシリコン酸化膜31を除去する。
このとき、スパッタエッチングのガス種として、Arのかわりに他の不活性ガスを用いてもよい。
【0073】
次に、図4(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0074】
本実施形態では、コンタクトホール形成工程のライナーエッチングにおいて、シリコン窒化膜とシリコン酸化膜のエッチング選択比が高い条件でエッチングを行うため、ライナーエッチングはシリコン酸化膜上で停止する。このときに残存するシリコン酸化膜は薄いため、Arスパッタエッチングで容易に除去することができ、コンタクトホールを容易に開口することができる。
【0075】
また、Arスパッタエッチング時に酸素およびフルオロカーボン系のガスを使用しないことによりアッシングを行う必要がなく、シリサイド膜を酸化することがない。したがって、コンタクトホールの底面に変質層が形成されることがないため、信頼性の高いコンタクトプラグを形成することができる。
【0076】
(第4の実施形態)
以下、本発明の第4の実施形態に係る接続部構造の製造方法について、図5(a)〜図5(e)を参照しながら説明する。図5(a)〜(e)は、本発明の第4の実施形態に係る接続部構造の製造工程を示す断面図である。
【0077】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図5(a)に示すようにソース・ドレイン領域20までを形成する。
【0078】
次に、図5(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上に第1のシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。
【0079】
次に、図5(c)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第2の熱処理を行って、既に第1のシリサイド膜21が形成されているソース・ドレイン領域20およびゲート電極17の上に第2のシリサイド膜27を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いればよい。その後、第3の熱処理を行って第1および第2のシリサイド膜21、27の低抵抗化処理を行う。このようにして、ソース・ドレイン領域20に、Niからなる厚いシリサイド膜を形成することができる。上記第3の熱処理条件の一例としては、600℃以下で、Ar雰囲気中での急速熱処理法を行えばよい。
【0080】
次に、図5(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより、層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0081】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0082】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0083】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。
【0084】
上記洗浄の一例としては、フッ硝酸を用い、HF:HNO3:H2O=1:1:300とすればよい。
【0085】
次に、Arスパッタエッチングを用いてコンタクトホール底面に形成された変質層の除去を行う。
【0086】
次に、図5(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール24外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0087】
本実施形態では、Niからなる第1のシリサイド膜上に同じ金属のNiを堆積することにより第2のシリサイド膜を形成している。このようにシリサイド膜を2回に分けて形成するのは、以下の理由に基づく。仮に第1のシリサイド膜を厚く積み1回で厚いシリサイド膜を形成したとすると、図6に示すように、隣接するゲート電極17同士の間において、未反応のNiがシリコン基板10と反応し、局所的に厚いシリサイド膜21aが形成される。しかしながら、本実施形態のようにNiを2回に分けて形成すれば、1回目に行なったシリサイド化処理での未反応Niが残存することがないため、均一で厚いシリサイド膜を形成することができる。
【0088】
また、コンタクトエッチングおよびアッシング時に供給される酸素によってコンタクトホールの底面に露出したシリサイド膜は酸化されるが、シリサイド膜の膜厚が厚いため、酸化されるのはシリサイド膜の上部に限定される。したがって、その後のArスパッタエッチングで変質層を除去しても、変質層の下にはシリサイド膜が残存する。そのため、低抵抗のコンタクトプラグを形成することができる。
【0089】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法でコンタクトプラグを形成することができ、同様の効果を得ることができる。
【0090】
(第5の実施形態)
以下、本発明の第5の実施形態に係る接続部構造の製造方法について、図7(a)〜図7(e)を参照しながら説明する。図7(a)〜(e)は、本発明の第5の実施形態に係る接続部構造の製造工程を示す断面図である。
【0091】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図7(a)に示すようにソース・ドレイン領域20までを形成する。
【0092】
次に、図7(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上に第1のシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNi膜を除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。
【0093】
次に、図7(c)に示すように、スパッタリング法を用いて膜厚20nmのTiを堆積させる。その後、窒素雰囲気中で第2の熱処理を行って、既に第1のシリサイド膜21が形成されているソース・ドレイン領域20およびゲート電極17の上に第2のシリサイド膜30を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のTiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第3の熱処理を行って第1および第2のシリサイド膜21、30の低抵抗化処理を行う。上記第3の熱処理条件の一例としては、600℃以下で、Ar雰囲気中での急速熱処理法を行う例がある。
【0094】
次に、図7(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより、層間絶縁膜22の上にレジストパターン(図示せず)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0095】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0096】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0097】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。
【0098】
上記洗浄の一例としては、フッ硝酸を用い、HF:HNO3:H2O=1:1:300とすればよい。
【0099】
次に、Arスパッタエッチングを用いてコンタクトホール底面に形成された変質層の除去を行う。
【0100】
次に、図7(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0101】
本実施形態では、Niからなる第1のシリサイド膜上にTiからなる第2のシリサイド膜を形成している。そのため、コンタクトエッチングおよびアッシング時に酸素を供給すると、コンタクトホールの底面に露出するチタンシリサイド膜が酸化される。
【0102】
ここで、図8にチタンの酸化時間とチタン表面酸化膜厚との関係を示す。図8から、酸化時間の増加につれてチタンの表層には緻密な酸化層が形成されるため、酸化速度が抑制されていくことがわかる。つまり、コンタクトエッチングおよびアッシング時にチタンシリサイド膜表面に酸化チタンが形成され、この酸化チタンの形成により、酸化がそれ以上進行しない。したがって、下地の第1のシリサイド膜は酸化されず、変質層も形成されない。次に、Arスパッタエッチングでチタンシリサイド膜上に形成された高抵抗の変質層を除去することによって、低抵抗のコンタクトプラグを形成することができる。
【0103】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法でコンタクトプラグを形成することができ、同様の効果を得ることができる。
【産業上の利用可能性】
【0104】
以上に説明したように、本発明の接続部構造及びその製造方法は、接続部形成工程においてコンタクトエッチングおよびライナーエッチングをする際に、高抵抗の変質層が発生することを防止できる点で、産業上の利用可能性は高い。
【図面の簡単な説明】
【0105】
【図1】(a)〜(g)は、本発明の第1の実施形態に係る接続部構造の製造工程を示す断面図である。
【図2】アッシング時間とWの表面酸化量との関係を示すグラフ図である。
【図3】(a)〜(e)は、本発明の第2の実施形態に係る接続部構造の製造工程を示す断面図である。
【図4】(a)〜(e)は、本発明の第3の実施形態に係る接続部構造の製造工程を示す断面図である。
【図5】(a)〜(e)は、本発明の第4の実施形態に係る接続部構造の製造工程を示す断面図である。
【図6】図6は、1度のシリサイド化により膜厚の厚いシリサイド膜を形成した場合の状態を示す断面図である。
【図7】(a)〜(e)は、本発明の第5の実施形態に係る接続部構造の製造工程を示す断面図である。
【図8】チタンの酸化時間とチタン表面酸化膜厚との関係を示すグラフ図である。
【図9】(a)〜(g)は、従来における半導体集積回路装置のNMISトランジスタとその周辺部の製造工程を示す断面図である。
【図10】コンタクトホールの底に変質層が形成される理由を説明するための図である。
【符号の説明】
【0106】
10 シリコン基板
11 シリコン酸化膜
12 シリコン窒化膜
13 素子分離酸化膜
14 チャネルストッパ
15 Pウェル
16 ゲート絶縁膜
17 ゲート電極
18 LDD層
19 側壁
20 ソース・ドレイン領域
21、21a シリサイド膜
22 層間絶縁膜
24 コンタクトホール
25 コンタクトプラグ
26 W
27 第2のシリサイド膜
28 ライナー絶縁膜
29 W
30 第2のシリサイド膜
31 シリコン酸化膜
【技術分野】
【0001】
本発明は、接続部構造及びその製造方法に関し、特に、半導体装置における接続部の構造およびその製造方法に関する。
【背景技術】
【0002】
半導体集積回路装置において、高速・高集積化に伴う半導体素子の微細化につれてソース・ドレイン領域の拡散層を浅く形成することが必要不可欠となっている。しかしながら、このために、拡散層が高抵抗となるとともに、拡散層と接合を形成するプラグとのコンタクト抵抗が極めて高くなるという課題が発生している。
【0003】
従来から、コンタクト抵抗が高くなる課題に対する一般的な解決策として、サリサイド技術が用いられている。この技術は、ソース・ドレイン領域の拡散層上に金属膜を堆積して加熱処理を行い、シリサイドと呼ばれる金属とSiとの低抵抗合金層を自己整合的に形成するものである。
【0004】
以下、従来におけるCoシリサイドを用いた接続部構造の製造方法について、図9(a)〜(g)を参照しながら説明する(例えば、特許文献1参照)。図9(a)〜(g)は、従来における半導体集積回路装置のNMISトランジスタとその周辺部の製造工程を示す断面図である。
【0005】
従来の半導体集積回路装置の製造方法では、まず、図9(a)に示すように、n型不純物がドープされたシリコン基板100の所定の領域にボロン等のp型不純物をイオン注入し、Pウェル105を形成する。また、シリコン基板100上にシリコン酸化膜101およびシリコン窒化膜102を順次堆積し、リソグラフィー工程で形成されたレジストパターン(図示省略)をマスクとして、反応性イオンエッチングを行い、シリコン窒化膜102のパターニングを行う。シリコン窒化膜102のパターニングは、素子分離酸化膜が形成される領域を除去するように行う。更に、シリコン窒化膜102をマスクとして、例えばボロン等のp型不純物をイオン注入法により注入し、チャネルストッパ104を形成する。
【0006】
次に、図9(b)に示すように、熱酸化法を用いてシリコン基板100を熱処理し、シリコン窒化膜102で覆われていない領域を酸化して素子分離酸化膜103を形成する。次に、シリコン窒化膜102及びシリコン酸化膜101を除去し、熱酸化法を用いてシリコン基板100上にゲート絶縁膜となる絶縁膜を形成する。このゲート絶縁膜となる絶縁膜上にCVD法を用いて多結晶シリコン膜を200nmの厚さで堆積した後、リソグラフィー工程で形成されたレジストパターン(図示省略)をマスクとして反応性イオンエッチングを行って、多結晶シリコンからなるゲート電極107およびゲート絶縁膜106を形成する。
【0007】
次に、図9(c)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板100に注入し、LDD層108を形成する。その後、シリコン基板100上の全面にシリコン酸化膜を堆積し、異方性の全面エッチングを行って、ゲート電極107の側面上に絶縁膜からなる側壁109を形成する。このとき、シリコン基板100のうち側壁109の外側に位置する部分にはシリコンが露出し、ゲート電極107の上面には多結晶シリコンが露出している。
【0008】
次に、図9(d)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板100に注入し、高濃度拡散層のソース・ドレイン領域110を形成する。次に、窒素雰囲気中で活性化のための熱処理を行い、ソース・ドレイン領域110を活性化させる。
【0009】
次に、図9(e)に示すように、スパッタリング法を用いて膜厚15nmのCoを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域110およびゲート電極107上にシリサイド膜111を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のCoを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜111の低抵抗化処理を行う。
【0010】
次に、図9(f)に示すように、CVD法を用いてSiNよりなるライナー絶縁膜118およびSiO2よりなる層間絶縁膜112を堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことによりレジストパターン(図示省略)を形成し、レジストパターンをマスクとして層間絶縁膜112をドライエッチングして、下層のソース・ドレイン領域110の上面を露出させる。以下、本明細書ではこの工程のことをコンタクトエッチングと称する。次に、周知のアッシングおよび洗浄工程の後、コンタクト底面下のライナー絶縁膜118をドライエッチングする。以下、本明細書ではこの工程のことをライナーエッチングと称する。その後、再度、周知のアッシングおよび洗浄処理を実施する。
【0011】
次に、図9(g)に示すように、下層のソース・ドレイン領域110およびゲート電極107の上面に達するように開口されたコンタクトホールの内面にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール領域外のWを除去する。このようにして、コンタクトプラグ114が形成される。
【特許文献1】特開平10−055982号公報
【発明の開示】
【発明が解決しようとする課題】
【0012】
しかしながら、従来の製造方法においては、コンタクトプラグ形成工程の際に、コンタクトプラグの底に酸化物からなる高抵抗の変質層が形成され、コンタクト不良が発生することが、発明者らの実験によって明らかとなった。
【0013】
この変質層の形成理由は以下のように説明される。図10は、コンタクトホールの底に変質層が形成される理由を説明するための図である。図10に示すように、コンタクトエッチングおよびライナーエッチングを行うと、エッチングガスに含まれる酸素やエッチング後のアッシングによって、コンタクトホールの底面に露出したシリサイド膜111が酸化されて酸化膜からなる変質層121が形成される。更に、コンタクトプラグを形成した後の熱処理等によっても、変質層121が成長する。
【0014】
従来技術の説明ではシリサイドの一例としてCoを記載しているが、次世代で使用されるNiでは変質層の形成がより顕著に発生する。
【0015】
なお、従来技術におけるコンタクトプラグのTiNは、熱処理時にシリサイド膜と金属の固相反応を防止する反応防止層として機能する。しかしながら、コンタクトプラグは、コンタクトプラグ形成前の工程における変質層の成長を抑制することはできない。
【0016】
本発明は、前記に鑑みてなされたものであり、その目的は、接続部形成工程においてコンタクトエッチングおよびライナーエッチングをする際に、高抵抗の変質層の発生を防止できる接続部構造およびその製造方法を提供することにある。
【課題を解決するための手段】
【0017】
上記課題を解決するために、本発明の第1態様の接続部構造は、基板中もしくは基板上に形成された導電層と、前記導電層上の所定領域に形成されたシリサイド膜と、前記シリサイド膜上に形成された金属膜と、前記金属膜上を含む前記基板上に形成された絶縁膜と、前記絶縁膜中に形成され、底面が前記金属膜に接するコンタクトプラグとを備える。
【0018】
本発明の第1態様の接続部構造では、シリサイド膜の上に金属膜が形成されているため、コンタクトエッチング時やその後のアッシング工程では、金属膜の酸化が進行し、金属膜の下のシリサイド膜は酸化されない。また、この酸化された金属膜(変質層)は、後の洗浄工程によって選択的に除去することができる。そのため、コンタクトプラグの信頼性を高めることができる。
【0019】
また、本発明の第2態様の接続部構造は、基板中もしくは基板上に形成された導電層と、前記導電層上の所定領域に形成された第1のシリサイド膜と、前記第1のシリサイド膜上に形成された第2のシリサイド膜と、前記第2のシリサイド膜上を含む前記基板上に形成された絶縁膜と、前記絶縁膜中に形成され、底面が前記第2のシリサイド膜に接するコンタクトプラグとを備える。
【0020】
本発明の第2態様の接続部構造では、コンタクトエッチング時やその後のアッシング工程で第2のシリサイド膜が酸化され、第1のシリサイド膜は酸化されない。また、この酸化されたシリサイド膜は後のエッチング工程によって容易に除去できる。そのため、コンタクトプラグの信頼性を高めることができる。
【0021】
また、本発明の第2態様の接続部構造において、前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなっていてもよい。
【0022】
また、本発明の第2態様の接続部構造において、前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなっていてもよい。
【0023】
また、本発明の第1態様の接続部構造の製造方法は、基板中もしくは基板上に導電層を形成する工程(a)と、前記導電層上に第1の金属膜を形成する工程(b)と、熱処理を行うことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、前記シリサイド膜上のみに第2の金属膜を形成する工程(d)と、前記第2の金属膜上を含む前記基板上に絶縁膜を形成する工程(e)と、前記絶縁膜の所定領域を開口して、前記第2の金属膜に到達するコンタクトホールを形成する工程(f)と、前記コンタクトホール内を洗浄して、前記コンタクトホール底面における前記第2の金属膜表面に形成された変質層を除去する工程(g)とを備える。
【0024】
本発明の第1態様の製造方法では、コンタクトホールを形成する工程(f)において、第2の金属膜が酸化されるため、シリサイド膜が酸化されるのを防止することができる。酸化された第2の金属膜は工程(g)において容易に除去することができる。そのため、信頼性の高い接続部構造を形成することができる。
【0025】
本発明の第1態様の接続部構造の製造方法において、前記工程(d)では、選択CVD法により、前記シリサイド膜上のみに第2の金属膜を形成してもよい。
【0026】
本発明の第1態様の接続部構造の製造方法において、前記工程(d)では、前記シリサイド膜上を含む前記基板上に前記第2の金属膜を形成した後、マスクを用いて前記第2の金属膜を選択的に除去し、前記シリサイド膜上にのみ前記第2の金属膜を残存させてもよい。
【0027】
本発明の第2態様の接続部構造の製造方法は、基板中もしくは基板上に導電層を形成する工程(a)と、前記導電層上に第1の金属膜を形成する工程(b)と、熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、前記シリサイド膜上を含む前記基板上に第1の絶縁膜を形成する工程(d)と、前記第1の絶縁膜上に第2の絶縁膜を形成する工程(e)と、前記第2の絶縁膜の所定領域を開口して、前記第1の絶縁膜に到達するコンタクトホールを形成する工程(f)と、前記コンタクトホール内に露出した前記第1の絶縁膜をスパッタエッチングで除去して前記コンタクトホール内に前記シリサイド膜を露出する工程(g)とを備える。
【0028】
本発明の第2態様の製造方法では、工程(g)において、コンタクトホールの底に残存するシリコン酸化膜を除去することができる。このスパッタエッチングでは酸素およびフルオロカーボン系のガスを使用しないため、後にアッシングを行う必要がない。したがって、アッシングにより変質層が形成されることがなく、信頼性の高い接続部構造を形成することができる。
【0029】
本発明の第2態様の接続部構造の製造方法において、前記工程(g)において、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチングレート比が3以上であってもよい。
【0030】
本発明の第3態様の接続部構造は、基板中もしくは基板上に導電層を形成する工程と、前記導電層上に第1の金属膜を形成する工程と、熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的に第1のシリサイド膜を形成する工程と、前記導電層上に第2の金属膜を形成する工程と、熱処理を行うことにより前記第2の金属膜と前記第1のシリサイド膜とを反応させ、前記第1のシリサイド膜上に選択的に第2のシリサイド膜を形成する工程と、前記第2のシリサイド膜上を含む前記基板上に絶縁膜を形成する工程と、前記絶縁膜の所定領域を開口して、前記第2のシリサイド膜に到達するコンタクトホールを形成する工程と、前記コンタクトホール底面における前記第2のシリサイド膜表面に形成された変質層をスパッタエッチングで除去する工程とを備える。
【0031】
本発明の第3態様の製造方法では、コンタクトエッチング時やその後のアッシング工程で第2のシリサイド膜が酸化され、第1のシリサイド膜は酸化されない。また、この酸化されたシリサイド膜は後のエッチング工程によって容易に除去できる。そのため、高い信頼性をもったコンタクトプラグを形成することができる。
【0032】
本発明の第3態様の接続部構造の製造方法において、前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなっていてもよい。
【0033】
本発明の第3態様の接続部構造の製造方法において、前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなっていてもよい。
【0034】
本発明の第1〜第3態様の接続部構造の製造方法において、前記熱処理をRTA(Rapid Thermal Annealing)法で行なってもよい。
【発明の効果】
【0035】
本発明の接続孔構造およびその製造方法によれば、絶縁膜のコンタクトエッチング工程終了時点で下地のシリサイド膜上に金属膜、シリサイド膜あるいは絶縁膜が形成されており、下層のシリサイド膜がコンタクトエッチングの際に直接露出することがない。そのため、シリサイド膜が酸化されて変質層が形成されることがなく、コンタクト抵抗の上昇といった不良を防止することができる。
【発明を実施するための最良の形態】
【0036】
以下、本発明に係る実施形態について、図面を参照しながら説明する。
【0037】
(第1の実施形態)
以下、本発明の第1の実施形態に係る接続部の製造方法について、図1(a)〜図1(g)を参照しながら説明する。図1(a)〜(g)は、本発明の第1の実施形態に係る接続部構造の製造方法を示す断面図である。
【0038】
本実施形態では、半導体集積回路装置を構成するNMISトランジスタとその周辺部を一例として説明を行う。
【0039】
本実施形態の接続部の製造方法では、まず、図1(a)に示すように、n型不純物がドープされたシリコン基板10の所定の領域にボロン等のp型不純物をイオン注入し、Pウェル15を形成する。n型不純物がドープされたシリコン基板10上に、シリコン酸化膜11およびシリコン窒化膜12を堆積した後、リソグラフィー工程を行うことによりレジストパターン(図示省略)を形成する。その後、レジストパターンをマスクとして、反応性イオンエッチングを行い、シリコン窒化膜12のパターニングを行う。ここで、シリコン窒化膜12のパターニングは、後工程で素子分離酸化膜13が形成される領域を除去するように形成する。更に、シリコン窒化膜12をマスクとして例えばボロン等のp型不純物をイオン注入法により注入し、チャネルストッパ14を形成する。
【0040】
次に、図1(b)に示すように、熱酸化法を用いてシリコン基板10を熱処理し、シリコン窒化膜12で覆われていない領域を酸化して素子分離酸化膜13を形成する。次に、シリコン窒化膜12及びシリコン酸化膜11を除去し、熱酸化法を用いてシリコン基板10の上にゲート絶縁膜となる絶縁膜を形成する。このゲート絶縁膜となる絶縁膜上にCVD法を用いて多結晶シリコン膜を200nmの厚さで堆積する。その後、リソグラフィー工程を行うことにより、この多結晶シリコン膜の上にレジストパターン(図示省略)を形成して、レジストパターンをマスクとして反応性イオンエッチングを行うことにより、多結晶シリコンからなるゲート電極17およびゲート絶縁膜16を形成する。
【0041】
次に、図1(c)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板10に注入し、LDD層18を形成する。その後、シリコン基板10上の全面にシリコン酸化膜を堆積し、異方性の全面エッチングを行って、ゲート電極17の側面上に絶縁膜からなる側壁19を形成する。このとき、シリコン基板10のうち側壁19の外側に位置する部分にはシリコンが露出し、ゲート電極17の上面には多結晶シリコンが露出している。
【0042】
次に、図1(d)に示すように、イオン注入法により、砒素あるいはリン等のn型不純物をシリコン基板10に注入し、高濃度拡散層のソース・ドレイン領域20を形成する。次に、窒素雰囲気中で活性化のための熱処理を行い、ソース・ドレイン領域20を活性化させる。
【0043】
次に、図1(e)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0044】
次に、公知の選択CVD法を用いて、形成されたシリサイド膜21上にのみ膜厚30nmのW26を成長させる。上記選択CVD法の条件の一例としては、流量20ml/minのWF6、流量10ml/minのSiH4および流量100ml/minのH2を供給し、膜堆積中の圧力を6650Pa、基板温度を400℃に設定すればよい。
【0045】
W26の選択CVD法は、原料ガスであるWF6を還元することでWが成長する原理に基づいている。WF6はSiH4に対して還元反応(WF6 + 3/2SiH4 → W + 3/2SiF4 + 3H2)し、Wを成長させるが、選択CVD法ではさらに下地の金属(シリサイド)から還元作用を受けるために、シリサイド膜21の上にのみW26を成長させることができる。
【0046】
次に、図1(f)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さでそれぞれ堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。続いて、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0047】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0048】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0049】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。また、上記洗浄の一例としては、NH3、H2O2およびH2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:10とすればよい。
【0050】
次に、図1(g)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0051】
本実施形態によると、シリサイド膜の上にWが形成されているため、コンタクトエッチング時やその後のアッシング工程では、Wの酸化が進行し、Wの下のシリサイド膜は酸化されない。また、この酸化されたW(変質層)は、後の洗浄工程によって選択的に除去することができる。
【0052】
特に、Wは公知の選択CVD技術を用いてシリサイド膜の上にのみ成長させることができる。また、酸化されたW(変質層)は、NH4OHを主体とするpH7以上のアルカリ溶液等で容易に除去することができるため、下地のシリサイド膜にダメージを与えにくい。また、Wをシリサイド膜より上部に形成することにより、変質層が浅接合よりも上部に形成される。そのため、高い信頼性をもったコンタクトプラグを形成することができる。
【0053】
ここで、図2に、アッシング時間とWの表面酸化量との関係を示す。図2から、アッシング時間の増加につれてWの酸化量が飽和する傾向にあり、酸化速度が抑制されていくことがわかる。つまり、Wの酸化が進行すると、Wの酸化物自身が酸化防止層となるために、コンタクトエッチングおよびアッシング時に酸素が供給されても、下層のシリサイド膜は酸化されないと考えられる。
【0054】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法で接続部を製造することができ、同様の効果を得ることができる。
【0055】
(第2の実施形態)
以下、本発明の第2の実施形態に係る接続部構造の製造方法について、図3(a)〜図3(e)を参照しながら説明する。図3(a)〜(e)は、本発明の第2の実施形態に係る接続部構造の製造工程を示す断面図である。
【0056】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図3(a)に示すようにソース・ドレイン領域20までを形成する。
【0057】
次に、図3(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いればよい。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0058】
次に、図3(c)に示すように、スパッタリング法を用いて膜厚30nmのW29を堆積させる。その後、リソグラフィ工程を行うことにより、W29の上にレジストパターン(図示省略)を形成してレジストパターンをマスクとしてウエットエッチングを行うことにより、シリサイド膜21の上のみにW29を残す。なお、上記ウエットエッチングの条件の一例としては、NH3:H2O2:H2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:5とすればよい。
【0059】
次に、図3(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さでそれぞれ堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィ工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。続いて、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0060】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0061】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0062】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。また、上記洗浄の一例としては、NH3、H2O2およびH2Oを含むアルカリ洗浄液を用い、NH3:H2O2:H2O=1:1:10とすればよい。
【0063】
次に、図3(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0064】
本実施形態では、第1の実施形態と同様にシリサイド膜上にのみWが形成されているため、第1の実施形態と同様な効果を得ることができる。
【0065】
また、本実施形態は、第1の実施形態の変形例であり、パターニングを行ってシリサイド膜上にのみ金属膜を形成させている。このため、選択的なCVD法を行う第1の実施形態よりもシリサイド膜上に形成する金属の種類の選択肢の幅が広がる利点がある。つまり、W以外の金属を用いることができる。
【0066】
(第3の実施形態)
以下、本発明の第3の実施形態に係る接続部構造の製造方法について、図4(a)〜図4(e)を参照しながら説明する。図4(a)〜(e)は、本発明の第3の実施形態に係る接続部構造の製造工程を示す断面図である。
【0067】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図4(a)に示すようにソース・ドレイン領域20までを形成する。
【0068】
次に、図4(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上にシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第2の熱処理を行ってシリサイド膜21の低抵抗化処理を行う。
【0069】
次に、図4(c)に示すように、CVD法を用いてシリコン基板10の全面上にシリコン酸化膜31を10nmの厚さで堆積させる。次に、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィ工程を行うことにより層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行う。
【0070】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0071】
また、上記ライナーエッチングの条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。この条件でライナーエッチングを行うと、シリコン窒化膜とシリコン酸化膜の選択比が7:1程度と高いため、ライナー絶縁膜28の下層にあるシリコン酸化膜31でエッチングが止まる。ライナーエッチング50nmに対して30%のオーバーエッチングをかけた場合、下層のシリコン酸化膜31は3nm程度削れるのでシリコン酸化膜31の残膜は7nm程度となる。なお、このライナーエッチングは、シリコン酸化膜のシリコン窒化膜に対するエッチング比が3以上の条件で行うことが好ましい。この場合には、ライナーエッチングをシリコン酸化膜で確実に停止させることができる。
【0072】
次に、図4(d)に示すように、Arスパッタエッチングを用いて残りのシリコン酸化膜31を除去する。
このとき、スパッタエッチングのガス種として、Arのかわりに他の不活性ガスを用いてもよい。
【0073】
次に、図4(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0074】
本実施形態では、コンタクトホール形成工程のライナーエッチングにおいて、シリコン窒化膜とシリコン酸化膜のエッチング選択比が高い条件でエッチングを行うため、ライナーエッチングはシリコン酸化膜上で停止する。このときに残存するシリコン酸化膜は薄いため、Arスパッタエッチングで容易に除去することができ、コンタクトホールを容易に開口することができる。
【0075】
また、Arスパッタエッチング時に酸素およびフルオロカーボン系のガスを使用しないことによりアッシングを行う必要がなく、シリサイド膜を酸化することがない。したがって、コンタクトホールの底面に変質層が形成されることがないため、信頼性の高いコンタクトプラグを形成することができる。
【0076】
(第4の実施形態)
以下、本発明の第4の実施形態に係る接続部構造の製造方法について、図5(a)〜図5(e)を参照しながら説明する。図5(a)〜(e)は、本発明の第4の実施形態に係る接続部構造の製造工程を示す断面図である。
【0077】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図5(a)に示すようにソース・ドレイン領域20までを形成する。
【0078】
次に、図5(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上に第1のシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。
【0079】
次に、図5(c)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第2の熱処理を行って、既に第1のシリサイド膜21が形成されているソース・ドレイン領域20およびゲート電極17の上に第2のシリサイド膜27を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いればよい。その後、第3の熱処理を行って第1および第2のシリサイド膜21、27の低抵抗化処理を行う。このようにして、ソース・ドレイン領域20に、Niからなる厚いシリサイド膜を形成することができる。上記第3の熱処理条件の一例としては、600℃以下で、Ar雰囲気中での急速熱処理法を行えばよい。
【0080】
次に、図5(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより、層間絶縁膜22の上にレジストパターン(図示省略)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0081】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0082】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300mi/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0083】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。
【0084】
上記洗浄の一例としては、フッ硝酸を用い、HF:HNO3:H2O=1:1:300とすればよい。
【0085】
次に、Arスパッタエッチングを用いてコンタクトホール底面に形成された変質層の除去を行う。
【0086】
次に、図5(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール24外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0087】
本実施形態では、Niからなる第1のシリサイド膜上に同じ金属のNiを堆積することにより第2のシリサイド膜を形成している。このようにシリサイド膜を2回に分けて形成するのは、以下の理由に基づく。仮に第1のシリサイド膜を厚く積み1回で厚いシリサイド膜を形成したとすると、図6に示すように、隣接するゲート電極17同士の間において、未反応のNiがシリコン基板10と反応し、局所的に厚いシリサイド膜21aが形成される。しかしながら、本実施形態のようにNiを2回に分けて形成すれば、1回目に行なったシリサイド化処理での未反応Niが残存することがないため、均一で厚いシリサイド膜を形成することができる。
【0088】
また、コンタクトエッチングおよびアッシング時に供給される酸素によってコンタクトホールの底面に露出したシリサイド膜は酸化されるが、シリサイド膜の膜厚が厚いため、酸化されるのはシリサイド膜の上部に限定される。したがって、その後のArスパッタエッチングで変質層を除去しても、変質層の下にはシリサイド膜が残存する。そのため、低抵抗のコンタクトプラグを形成することができる。
【0089】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法でコンタクトプラグを形成することができ、同様の効果を得ることができる。
【0090】
(第5の実施形態)
以下、本発明の第5の実施形態に係る接続部構造の製造方法について、図7(a)〜図7(e)を参照しながら説明する。図7(a)〜(e)は、本発明の第5の実施形態に係る接続部構造の製造工程を示す断面図である。
【0091】
本実施形態の製法では、まず、第1の実施形態と同様の方法に従い、図7(a)に示すようにソース・ドレイン領域20までを形成する。
【0092】
次に、図7(b)に示すように、スパッタリング法を用いて膜厚15nmのNiを堆積させる。その後、窒素雰囲気中で第1の熱処理を行って、Siが露出しているソース・ドレイン領域20およびゲート電極17上に第1のシリサイド膜21を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のNi膜を除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。
【0093】
次に、図7(c)に示すように、スパッタリング法を用いて膜厚20nmのTiを堆積させる。その後、窒素雰囲気中で第2の熱処理を行って、既に第1のシリサイド膜21が形成されているソース・ドレイン領域20およびゲート電極17の上に第2のシリサイド膜30を形成する。次に、ウエットエッチング法を用いて選択エッチングを行い、未反応のTiを除去する。上記のウエットエッチング法の条件の一例としては、例えば硫酸と過酸化水素の混合液を用いる例がある。その後、第3の熱処理を行って第1および第2のシリサイド膜21、30の低抵抗化処理を行う。上記第3の熱処理条件の一例としては、600℃以下で、Ar雰囲気中での急速熱処理法を行う例がある。
【0094】
次に、図7(d)に示すように、CVD法を用いてSiNからなるライナー絶縁膜28を40nmの厚さで、SiO2よりなる層間絶縁膜22を900nmの厚さで堆積し、CMP法を用いて平坦化処理を行う。次に、リソグラフィー工程を行うことにより、層間絶縁膜22の上にレジストパターン(図示せず)を形成し、レジストパターンをマスクとして、層間絶縁膜22に対してコンタクトエッチングを行う。このとき、ライナー絶縁膜28はエッチングストッパーとして機能する。その後、アッシング処理を行い、洗浄処理を行う。その後、ライナー絶縁膜28に対してライナーエッチングを行い、コンタクトホール24を形成する。その後、アッシング処理を行い、洗浄処理を行う。
【0095】
上記コンタクトエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、流量30ml/minのC4F8、流量1500ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを、上部電極で1200W、下部電極で2000Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0096】
また、上記ライナーエッチング条件の一例としては、2周波RIE方式のエッチング装置を用い、エッチングガスとして流量15ml/minのCHF3、流量1300ml/minのArおよび流量20ml/minのO2を供給し、RFパワーを上部電極で1800W、下部電極で100Wに設定し、エッチング雰囲気の圧力を15Pa、基板温度を20℃に設定すればよい。
【0097】
また、上記アッシングの一例としては、アッシングガスとして流量100ml/minのO2を供給し、上部電極を2000W、アッシング雰囲気の圧力を50Pa、基板温度を200℃とすればよい。
【0098】
上記洗浄の一例としては、フッ硝酸を用い、HF:HNO3:H2O=1:1:300とすればよい。
【0099】
次に、Arスパッタエッチングを用いてコンタクトホール底面に形成された変質層の除去を行う。
【0100】
次に、図7(e)に示すように、コンタクトホール24内にTi、TiNをスパッタリングで堆積し、MOCVD法を用いてWを堆積し、CMP処理を行ってコンタクトホール外のWを除去する。こうしてコンタクトプラグ25を形成する。
【0101】
本実施形態では、Niからなる第1のシリサイド膜上にTiからなる第2のシリサイド膜を形成している。そのため、コンタクトエッチングおよびアッシング時に酸素を供給すると、コンタクトホールの底面に露出するチタンシリサイド膜が酸化される。
【0102】
ここで、図8にチタンの酸化時間とチタン表面酸化膜厚との関係を示す。図8から、酸化時間の増加につれてチタンの表層には緻密な酸化層が形成されるため、酸化速度が抑制されていくことがわかる。つまり、コンタクトエッチングおよびアッシング時にチタンシリサイド膜表面に酸化チタンが形成され、この酸化チタンの形成により、酸化がそれ以上進行しない。したがって、下地の第1のシリサイド膜は酸化されず、変質層も形成されない。次に、Arスパッタエッチングでチタンシリサイド膜上に形成された高抵抗の変質層を除去することによって、低抵抗のコンタクトプラグを形成することができる。
【0103】
なお、本実施形態では、NMISトランジスタ部を一例として説明を行なったが、PMISトランジスタ部においても同様の手法でコンタクトプラグを形成することができ、同様の効果を得ることができる。
【産業上の利用可能性】
【0104】
以上に説明したように、本発明の接続部構造及びその製造方法は、接続部形成工程においてコンタクトエッチングおよびライナーエッチングをする際に、高抵抗の変質層が発生することを防止できる点で、産業上の利用可能性は高い。
【図面の簡単な説明】
【0105】
【図1】(a)〜(g)は、本発明の第1の実施形態に係る接続部構造の製造工程を示す断面図である。
【図2】アッシング時間とWの表面酸化量との関係を示すグラフ図である。
【図3】(a)〜(e)は、本発明の第2の実施形態に係る接続部構造の製造工程を示す断面図である。
【図4】(a)〜(e)は、本発明の第3の実施形態に係る接続部構造の製造工程を示す断面図である。
【図5】(a)〜(e)は、本発明の第4の実施形態に係る接続部構造の製造工程を示す断面図である。
【図6】図6は、1度のシリサイド化により膜厚の厚いシリサイド膜を形成した場合の状態を示す断面図である。
【図7】(a)〜(e)は、本発明の第5の実施形態に係る接続部構造の製造工程を示す断面図である。
【図8】チタンの酸化時間とチタン表面酸化膜厚との関係を示すグラフ図である。
【図9】(a)〜(g)は、従来における半導体集積回路装置のNMISトランジスタとその周辺部の製造工程を示す断面図である。
【図10】コンタクトホールの底に変質層が形成される理由を説明するための図である。
【符号の説明】
【0106】
10 シリコン基板
11 シリコン酸化膜
12 シリコン窒化膜
13 素子分離酸化膜
14 チャネルストッパ
15 Pウェル
16 ゲート絶縁膜
17 ゲート電極
18 LDD層
19 側壁
20 ソース・ドレイン領域
21、21a シリサイド膜
22 層間絶縁膜
24 コンタクトホール
25 コンタクトプラグ
26 W
27 第2のシリサイド膜
28 ライナー絶縁膜
29 W
30 第2のシリサイド膜
31 シリコン酸化膜
【特許請求の範囲】
【請求項1】
基板中もしくは基板上に形成された導電層と、
前記導電層上の所定領域に形成されたシリサイド膜と、
前記シリサイド膜上に形成された金属膜と、
前記金属膜上を含む前記基板上に形成された絶縁膜と、
前記絶縁膜中に形成され、底面が前記金属膜に接するコンタクトプラグとを備えた接続部構造。
【請求項2】
基板中もしくは基板上に形成された導電層と、
前記導電層上の所定領域に形成された第1のシリサイド膜と、
前記第1のシリサイド膜上に形成された第2のシリサイド膜と、
前記第2のシリサイド膜上を含む前記基板上に形成された絶縁膜と、
前記絶縁膜中に形成され、底面が前記第2のシリサイド膜に接するコンタクトプラグとを備えた接続部構造。
【請求項3】
前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなる請求項2に記載の接続部構造。
【請求項4】
前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなる請求項2に記載の接続部構造。
【請求項5】
基板中もしくは基板上に導電層を形成する工程(a)と、
前記導電層上に第1の金属膜を形成する工程(b)と、
熱処理を行うことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、
前記シリサイド膜上のみに第2の金属膜を形成する工程(d)と、
前記第2の金属膜上を含む前記基板上に絶縁膜を形成する工程(e)と、
前記絶縁膜の所定領域を開口して、前記第2の金属膜に到達するコンタクトホールを形成する工程(f)と、
前記コンタクトホール内を洗浄して、前記コンタクトホール底面における前記第2の金属膜表面に形成された変質層を除去する工程(g)とを備えた接続部構造の製造方法。
【請求項6】
前記工程(d)では、選択CVD法により、前記シリサイド膜上のみに第2の金属膜を形成する、請求項5に記載の接続部構造の製造方法。
【請求項7】
前記工程(d)では、前記シリサイド膜上を含む前記基板上に前記第2の金属膜を形成した後、マスクを用いて前記第2の金属膜を選択的に除去し、前記シリサイド膜上にのみ前記第2の金属膜を残存させる、請求項5に記載の接続部構造の製造方法。
【請求項8】
基板中もしくは基板上に導電層を形成する工程(a)と、
前記導電層上に第1の金属膜を形成する工程(b)と、
熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、
前記シリサイド膜上を含む前記基板上に第1の絶縁膜を形成する工程(d)と、
前記第1の絶縁膜上に第2の絶縁膜を形成する工程(e)と、
前記第2の絶縁膜の所定領域を開口して、前記第1の絶縁膜に到達するコンタクトホールを形成する工程(f)と、
前記コンタクトホール内に露出した前記第1の絶縁膜をスパッタエッチングで除去して前記コンタクトホール内に前記シリサイド膜を露出する工程(g)とを備えた接続部構造の製造方法。
【請求項9】
前記工程(f)において、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチングレート比が3以上である請求項8に記載の接続部構造の製造方法。
【請求項10】
基板中もしくは基板上に導電層を形成する工程と、
前記導電層上に第1の金属膜を形成する工程と、
熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的に第1のシリサイド膜を形成する工程と、
前記導電層上に第2の金属膜を形成する工程と、
熱処理を行うことにより前記第2の金属膜と前記第1のシリサイド膜とを反応させ、前記第1のシリサイド膜上に選択的に第2のシリサイド膜を形成する工程と、
前記第2のシリサイド膜上を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜の所定領域を開口して、前記第2のシリサイド膜に到達するコンタクトホールを形成する工程と、
前記コンタクトホール底面における前記第2のシリサイド膜表面に形成された変質層をスパッタエッチングで除去する工程とを備えた接続部構造の製造方法。
【請求項11】
前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなる請求項10に記載の接続部構造の製造方法。
【請求項12】
前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなる請求項10に記載の接続部構造の製造方法。
【請求項13】
前記熱処理をRTA(Rapid Thermal Annealing)法で行なう請求項5〜12のうちいずれか1項に記載の接続部構造の製造方法。
【請求項1】
基板中もしくは基板上に形成された導電層と、
前記導電層上の所定領域に形成されたシリサイド膜と、
前記シリサイド膜上に形成された金属膜と、
前記金属膜上を含む前記基板上に形成された絶縁膜と、
前記絶縁膜中に形成され、底面が前記金属膜に接するコンタクトプラグとを備えた接続部構造。
【請求項2】
基板中もしくは基板上に形成された導電層と、
前記導電層上の所定領域に形成された第1のシリサイド膜と、
前記第1のシリサイド膜上に形成された第2のシリサイド膜と、
前記第2のシリサイド膜上を含む前記基板上に形成された絶縁膜と、
前記絶縁膜中に形成され、底面が前記第2のシリサイド膜に接するコンタクトプラグとを備えた接続部構造。
【請求項3】
前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなる請求項2に記載の接続部構造。
【請求項4】
前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなる請求項2に記載の接続部構造。
【請求項5】
基板中もしくは基板上に導電層を形成する工程(a)と、
前記導電層上に第1の金属膜を形成する工程(b)と、
熱処理を行うことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、
前記シリサイド膜上のみに第2の金属膜を形成する工程(d)と、
前記第2の金属膜上を含む前記基板上に絶縁膜を形成する工程(e)と、
前記絶縁膜の所定領域を開口して、前記第2の金属膜に到達するコンタクトホールを形成する工程(f)と、
前記コンタクトホール内を洗浄して、前記コンタクトホール底面における前記第2の金属膜表面に形成された変質層を除去する工程(g)とを備えた接続部構造の製造方法。
【請求項6】
前記工程(d)では、選択CVD法により、前記シリサイド膜上のみに第2の金属膜を形成する、請求項5に記載の接続部構造の製造方法。
【請求項7】
前記工程(d)では、前記シリサイド膜上を含む前記基板上に前記第2の金属膜を形成した後、マスクを用いて前記第2の金属膜を選択的に除去し、前記シリサイド膜上にのみ前記第2の金属膜を残存させる、請求項5に記載の接続部構造の製造方法。
【請求項8】
基板中もしくは基板上に導電層を形成する工程(a)と、
前記導電層上に第1の金属膜を形成する工程(b)と、
熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的にシリサイド膜を形成する工程(c)と、
前記シリサイド膜上を含む前記基板上に第1の絶縁膜を形成する工程(d)と、
前記第1の絶縁膜上に第2の絶縁膜を形成する工程(e)と、
前記第2の絶縁膜の所定領域を開口して、前記第1の絶縁膜に到達するコンタクトホールを形成する工程(f)と、
前記コンタクトホール内に露出した前記第1の絶縁膜をスパッタエッチングで除去して前記コンタクトホール内に前記シリサイド膜を露出する工程(g)とを備えた接続部構造の製造方法。
【請求項9】
前記工程(f)において、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチングレート比が3以上である請求項8に記載の接続部構造の製造方法。
【請求項10】
基板中もしくは基板上に導電層を形成する工程と、
前記導電層上に第1の金属膜を形成する工程と、
熱処理を行なうことにより前記第1の金属膜と前記導電層とを反応させ、前記導電層上に選択的に第1のシリサイド膜を形成する工程と、
前記導電層上に第2の金属膜を形成する工程と、
熱処理を行うことにより前記第2の金属膜と前記第1のシリサイド膜とを反応させ、前記第1のシリサイド膜上に選択的に第2のシリサイド膜を形成する工程と、
前記第2のシリサイド膜上を含む前記基板上に絶縁膜を形成する工程と、
前記絶縁膜の所定領域を開口して、前記第2のシリサイド膜に到達するコンタクトホールを形成する工程と、
前記コンタクトホール底面における前記第2のシリサイド膜表面に形成された変質層をスパッタエッチングで除去する工程とを備えた接続部構造の製造方法。
【請求項11】
前記第1のシリサイド膜と前記第2のシリサイド膜とが同じ元素を含むシリサイド膜からなる請求項10に記載の接続部構造の製造方法。
【請求項12】
前記第1のシリサイド膜と前記第2のシリサイド膜とが異なる元素を含むシリサイド膜からなる請求項10に記載の接続部構造の製造方法。
【請求項13】
前記熱処理をRTA(Rapid Thermal Annealing)法で行なう請求項5〜12のうちいずれか1項に記載の接続部構造の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2007−201054(P2007−201054A)
【公開日】平成19年8月9日(2007.8.9)
【国際特許分類】
【出願番号】特願2006−16073(P2006−16073)
【出願日】平成18年1月25日(2006.1.25)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
【公開日】平成19年8月9日(2007.8.9)
【国際特許分類】
【出願日】平成18年1月25日(2006.1.25)
【出願人】(000005821)松下電器産業株式会社 (73,050)
【Fターム(参考)】
[ Back to top ]