半導体装置及びその製造方法
【課題】互いに隣接するシリコンエピタキシャル層同士のショートを防止する。
【解決手段】活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面には凹部13aが形成される。これにより、素子分離領域12を構成するフィールド酸化膜12の側面部分12aが露出し、凹部13aの周囲がフィールド酸化膜の側面部分12aで囲まれた状態となる。その後、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、活性領域の露出面は掘り下げられており、活性領域13の幅方向の両端はフィールド酸化膜による壁で囲われていることから、シリコンエピタキシャル層19の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層19、19間のショートを防止することができる。
【解決手段】活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面には凹部13aが形成される。これにより、素子分離領域12を構成するフィールド酸化膜12の側面部分12aが露出し、凹部13aの周囲がフィールド酸化膜の側面部分12aで囲まれた状態となる。その後、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、活性領域の露出面は掘り下げられており、活性領域13の幅方向の両端はフィールド酸化膜による壁で囲われていることから、シリコンエピタキシャル層19の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層19、19間のショートを防止することができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、特に、ソース/ドレイン領域上にエピタキシャル層が形成された構造を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【0002】
近年、DRAMセルのフィールドピッチの縮小に伴い、メモリセルトランジスタのチャネル幅Wの確保が困難となってきており、トランジスタ特性の低下、書込特性やリフレッシュ特性など、DRAMの重要特性に悪影響を与えている。また、DRAMセルの微細化により、縦型トランジスタのアスペクト比も増加し、ソース/ドレイン領域とセルコンタクトとの接続不良或いはコンタクト抵抗の増加、SAC(Self Align Contact)やエッチングにおける加工マージンの減少等が大きな問題となってきている。特に、最近になって量産化が進められている6F2のセル面積を有するDRAMのフィールドピッチは、8F2のセル面積を有する同一デザインルール下のDRAMよりもさらに縮小されることから、トランジスタ特性の確保はさらに厳しいものなる。
【0003】
そこで最近、活性領域を素子分離領域よりも突出させ、これにより形成された活性領域の側面を利用してチャネル幅Wを確保する方法が提案されている(特許文献1参照)。この方法によれば、フィールドピッチを一定としたまま、より広いチャネル幅Wを確保することが可能である。換言すれば、トランジスタ特性を低下させることなく、フィールドピッチの大幅な縮小が可能となる。
【0004】
また、選択的エピタキシャル成長法(Selective Epitaxial Growth:SEG)によってシリコン基板をせり上げ、ソース/ドレイン領域上シリコンエピタキシャル層を形成する方法も提案されている(特許文献2参照)。この方法によれば、ソース/ドレイン領域とセルコンタクトの電気的接続を確実にすることができ、メモリセルトランジスタの短チャネル効果を抑制すると共にコンタクト抵抗やビット線容量(Cb)の増加を抑制することも可能となる。
【特許文献1】特開2001−35983号公報
【特許文献2】特開2005−109346号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、選択的エピタキシャル成長法はシリコン基板上にシリコン結晶を選択的に成長させる技術であるため、シリコン結晶の成長方向によっては、隣接するエピタキシャル層同士がショートするおそれがある。特に、突出した活性領域を有するシリコン基板では、活性領域の側面においてシリコンエピタキシャル層の横方向への成長が進行し、隣接するシリコンエピタキシャル層同士がショートしやすいという問題がある。
【0006】
図39は、従来のDRAMセルトランジスタの平面レイアウトを模式的に示す略平面図であり、図40(a)は図39のP−P線に沿った略断面図、図40(b)は図39のQ−Q線に沿った略断面図、図40(c)は図39のR−R線に沿った略断面図である。
【0007】
図39に示すように、シリコン基板11上の活性領域13は、周囲を素子分離領域12に囲まれた細長い島状の領域であり、その長手方向はワード線(ゲート電極)15の配線方向と直交する方向(X方向)に対して所定の角度をなしている。複数の活性領域13はその長手方向に一直線上に配列されており、かつ、ワード線15の配線方向(Y方向)に対しても等間隔に配列されている。図40(a)乃至(c)に示すように、活性領域13の表面は素子分離領域12よりも突出しており、活性領域13の側面部分を利用してより広いチャネル幅Wが確保されている。なお、図示の活性領域13は、側面の立ち上がりが緩やかなラウンドタイプの活性領域である。
【0008】
図示のように、ワード線15に覆われていない活性領域13の露出面には不純物拡散領域が形成されるが、不純物拡散領域の直上にはシリコンエピタキシャル層19が形成され、その直上にはセルコンタクト22が形成されている。さらに、セルコンタクト22の上層には、X方向に延びるビット線24が配線されている。ビット線は、活性領域13の中央のセルコンタクト22上を通過し、且つ両端のセルコンタクト22の上方を避けるように蛇行して配線される。
【0009】
ここで、図40(b)に示すように、活性領域13の側面が露出している場合には、シリコンエピタキシャル層は基板面と垂直な方向のみならず平行な方向(Y方向)にも成長しやすく、このまま成長すれば隣接するシリコンエピタキシャル層19、19同士がショートするおそれがある。シリコンエピタキシャル層19、19同士がショートしてしまう前にシリコンエピタキシャル層の成長を止めれば問題ないと思われるが、この場合はシリコンエピタキシャル層19の十分な厚みを確保することができず、メモリセルトランジスタの短チャネル効果を抑制することが困難となる。したがって、互いに隣接するシリコンエピタキシャル層同士のショートを確実に回避する新たな方法が切望されている。
【0010】
したがって、本発明の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の構造を提供することにある。
【0011】
また、本発明の他の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0012】
本発明の上記目的は、半導体基板と、前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、前記活性領域上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、前記凹部の周囲に設けられたダム絶縁膜と、前記凹部内に形成されたシリコンエピタキシャル層とを備えることを特徴とする半導体装置によって達成される。ここで、ダム絶縁膜とは、後に詳述するように、シリコンエピタキシャル層の横方向への成長を物理的に抑止するための壁となる絶縁膜を意味しているので、このように呼称している。
【0013】
本発明において、活性領域は、素子分離領域よりも突出した形状を有することが好ましい。活性領域が突出している場合、活性領域の側面部分によってシリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域が突出している場合には、本発明による顕著な効果を得ることができる。ここで、活性領域としては、ピラータイプであってもよく、ラウンドタイプであってもよい。活性領域がピラータイプの場合、ダム絶縁膜は、サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることが好ましい。また、活性領域がラウンドタイプの場合、ダム絶縁膜は、素子分離領域を構成する絶縁膜からなることが好ましい。
【0014】
本発明の上記目的はまた、半導体基板上に素子分離領域を形成する素子分離工程と、前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法によっても達成される。
【0015】
本発明において、素子分離工程は、素子分離領域を掘り下げて、活性領域を素子分離領域よりも突出させる工程を含むことが好ましい。このようにすることで、ピラータイプ又はラウンドタイプの活性領域を形成することができ、チャネル幅をより広く確保することができる。だたし、活性領域が平面のみならず側面も有することから、シリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域を突出させる場合には、本発明による顕著な効果を得ることができる。
【0016】
本発明において、掘り下げ工程は、活性領域の周囲にサイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このように、サイドウォール絶縁膜の形成時に残存する絶縁材料をダム絶縁膜として利用すれば、活性領域を素子分離領域よりも低く掘り下げることなく、所望の掘り下げ量を確保することができる。
【0017】
本発明において、素子分離工程は、活性領域のコーナー部分をラウンドさせる工程をさらに含むことが好ましい。これによれば、ラウンドタイプの活性領域を形成することができ、ピラータイプよりもゲート酸化膜の絶縁耐圧を向上させることができる。この場合、掘り下げ工程は、素子分離領域よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このようにすることで、素子分離領域の側面部分をダム絶縁膜として利用することができる。
【0018】
本発明においては、メモリ領域及び周辺回路領域を略同時に形成する工程を含み、メモリ領域に対してのみ掘り下げ工程を適用することが好ましい。このようにすれば、周辺回路領域において、シリコンエピタキシャル層の平面方向の面積を広げることができ、メタルコンタクトに対する十分な重ねマージンを確保することができる。
【発明の効果】
【0019】
本発明によれば、活性領域の周囲に存在する素子分離領域、或いはサイドウォール絶縁膜の形成時に活性領域の周囲に残存する絶縁膜が、ゲート電極及びサイドウォール絶縁膜によって覆われていない活性領域の露出面の周囲を覆う壁の一部となり、シリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜としての役割を果たすので、たとえ活性領域がピラータイプやラウンドタイプであったとしても、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【発明を実施するための最良の形態】
【0020】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【0021】
図1乃至図11は、本発明の第1の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す図であって、図1は略平面図、図2乃至11は略断面図である。特に、図1は活性領域の平面レイアウト、図2(a)乃至10(a)並びに図11は図1のP−P断面、図2(b)乃至10(b)は図1のQ−Q断面にそれぞれ対応している。
【0022】
DRAM10のメモリアレイ10aの製造では、まず図1及び図2(a)及び(b)に示すように、p型シリコン基板11上にSTI(Shallow Trench Isolation)等の方法により素子分離領域12を形成し、素子分離領域12によって互いに分離された複数の活性領域13を形成する。活性領域13は、図1に示すように、周囲を素子分離領域12に囲まれた細長い島状の領域であり、その長手方向は、後述するワード線の配線方向と直交する方向(X方向)に対して約18度の角度をなしている。複数の活性領域13はその長手方向に一直線上に配列されており、且つ、ワード線の配線方向(Y方向)に対しても等間隔に配列されている。なお、活性領域13がX方向となす角度θ0は、約18度であることが好ましい。活性領域をX方向と約18度をなす直線上に整列させた場合には、最適化された6F2レイアウトを実現することができる。活性領域13の幅W0は約1F([F」は最小加工寸法)、活性領域13の長さL0は約5.1F、Y方向に隣接する活性領域13、13間の中心距離L1は約2Fに設定されることが好ましい。
【0023】
素子分離領域12の形成では、p型シリコン基板11の主面に約0.3μmの深さを有する溝をドライエッチングにより形成し、溝の内壁を含む基板全面に薄いシリコン酸化膜を約1000℃の熱酸化により形成した後、溝の内部を含む基板全面に400〜500nmの厚みを有するシリコン酸化膜(フィールド酸化膜)をCVD(Chemical Vapor Deposition)法によって堆積させる。その後、シリコン基板11上の不要なフィールド酸化膜をCMP(Chemical Mechanical Polishing)により除去して、フィールド酸化膜を溝の内部にのみ残すことにより、素子分離領域12が形成される。
【0024】
次に、図3(a)及び(b)に示すように、活性領域13の表面にゲート酸化膜14を形成する。ゲート酸化膜14の形成では、まず活性領域13の表面を熱酸化することにより薄いシリコン酸化膜(犠牲酸化膜)を形成し、この犠牲酸化膜を除去することにより、活性領域13の表面のダメージを修復する。その後、活性領域13を800〜1100℃で熱酸化し、6〜8nm程度の厚みを有するシリコン酸化膜を形成することにより、ゲート酸化膜14が形成される。
【0025】
次に、図4(a)及び(b)に示すように、DRAMアレイのワード線となるメモリセルトランジスタのゲート電極15を形成すると共に、ゲート電極15の上面を保護するゲートキャップ絶縁膜16を形成する。ゲート電極15及びゲートキャップ絶縁膜16の形成では、まずゲート酸化膜14が形成された基板全面に膜厚約70nmのDOPOS(Doped Polysilicon)膜、膜厚約5nmのタングステンシリサイド膜、膜厚5〜10nmの窒化タングステン膜、及び膜厚30〜60nmのタングステン膜を順次積層してなる導電膜を形成し、さらにゲートキャップ絶縁膜16となるシリコン窒化膜を形成する。次に、これらの多層膜を直線状にパターニングすることにより、Y方向に延びる複数のゲート電極15及びゲートキャップ絶縁膜16が形成される。その後、パターニングされたゲート電極15をライト酸化処理することにより、DOPOS膜の側面に薄いシリコン酸化膜(不図示)が形成される。ライト酸化処理には、窒化タングステン膜及びタングステン膜が酸化されず、DOPOS膜及びシリコン基板が選択的に酸化される選択酸化条件を用いることができる。
【0026】
次に、図5(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びゲート電極15をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面に、シリコン基板11中の不純物とは反対の導電型を有する不純物をイオン注入することにより、セルトランジスタのLDD(Lightly Doped Drain)領域17を形成する。LDD領域17の形成では、活性領域13の表面に形成されたシリコン酸化膜14を介して、p型シリコン基板11中に5×1012〜1×1014cm−2程度のリン(P)を10〜40keVで注入してもよく、5×1012〜1×1014cm−2程度のヒ素(As)を5〜30keVで注入してもよい。
【0027】
次に、図6(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜を異方性エッチング(エッチバック)することにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。こうしてサイドウォール絶縁膜18が形成され、ゲート電極15はゲートキャップ絶縁膜16とサイドウォール絶縁膜18からなる保護絶縁膜で覆われた状態となる。
【0028】
次に、図7(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。凹部13aの深さは、20nm〜50nmであることが好ましく、30〜40nmであることがより好ましい。浅すぎると掘り下げによる十分な効果が得られず、深すぎるとシリコンエピタキシャル層の形成が困難となるからである。これにより、図7(b)に示すように、素子分離領域12を構成するフィールド酸化膜の側面部分12aが露出し、凹部13aの周囲のうち、活性領域13の幅方向の両端がフィールド酸化膜の側面部分12aで囲まれた状態となる。すなわち、この側面部分12aによって凹部13aの内壁面の一部が形成された状態となる。この素子分離領域12を構成するフィールド酸化膜の側面部分12aがダム絶縁に相当する。
【0029】
次に、図8(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。シリコンエピタキシャル層19は、リン(P)、ヒ素(As)等の不純物が含まれない状態で形成されてもよく、そのような不純物が含まれた状態で形成されてもよい。ここで、図7(b)に示したように、活性領域13の露出面は掘り下げられており、活性領域13の幅方向の両端はフィールド酸化膜(素子分離領域12)の側面部分12aで囲われていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図8(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。なお、シリコンエピタキシャル層19のY方向の幅は120〜160nm程度、シリコンエピタキシャル層19の厚みは30〜80nm程度、Y方向において互いに隣接するシリコンエピタキシャル層19、19間の分離マージンは30nm程度であることが好ましい。
【0030】
次に、図9(a)及び(b)に示すように、シリコン基板11中の不純物とは反対の導電型を有する不純物をさらにイオン注入することにより、シリコンエピタキシャル層19内に不純物拡散領域20を形成する。図9(a)及び(b)では便宜上シリコンエピタキシャル層19の下に位置するシリコン基板まで不純物拡散領域20が形成されたように示しているが、このように深い位置まで形成する必要はない。後の工程で付加される熱処理を考慮して、最終的にLDD領域17に接続するように調整することができる。不純物拡散領域20の形成では、シリコンエピタキシャル層19を介して、p型シリコン基板11中に5×1012〜1×1014cm−2程度のリン(P)を10〜40keVで注入してもよく、あるいは5×1012〜1×1014cm−2程度のヒ素(As)を5〜30kevで注入してもよい。こうして形成された不純物拡散領域20はセルトランジスタのソース/ドレイン領域となる。
【0031】
次に、図10(a)及び(b)に示すように、各シリコンエピタキシャル層19の上方にコンタクトプラグ(セルコンタクト)22を形成する。セルコンタクト22の形成では、まず基板全面に所定の厚みを有するBPSG(Boro-Phospho Silicate Glass)からなる層間絶縁膜21aを形成する。次に、レジストマスクを用いたフォトリソグラフィ及びドライエッチングにより、シリコンエピタキシャル層19の上方において層間絶縁膜21aを貫通するコンタクトホールを形成する。そして、コンタクトホール内をDOPOS等の導電性材料で埋めることにより、セルコンタクト22が形成される。こうして形成されたセルコンタクト22は、シリコンエピタキシャル層19を介してメモリセルトランジスタのソース/ドレイン領域となる不純物拡散領域20と電気的に接続される。
【0032】
以上により、DRAMのメモリセルトランジスタが完成する。その後、図11に示すように、メモリセルトランジスタの上層に、層間絶縁膜21b乃至21e、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。なお、ストレージキャパシタ26の容量を大きくするため、ストレージキャパシタ26の下部電極を図示のようにHSG(Hemi-spherical Silicon Grain)で構成することが好ましい。
【0033】
以上説明したように、本実施形態によれば、活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0034】
一方、DRAMの周辺回路領域については以下のように製造することができる。
【0035】
図12乃至図23は、DRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、図12は略平面図、図13(a)乃至23(a)は、図2(a)乃至図10(a)と同様、メモリアレイ領域10aのP−P断面、図13(b)乃至23(b)は周辺回路領域10bのP−P断面にそれぞれ対応している。
【0036】
DRAM10の周辺回路領域10bの製造では、図12及び図13(b)に示すように、まずp型シリコン基板11上に素子分離領域12を形成し、これによって互いに分離された複数の活性領域13を形成する。この活性領域13は、図12に示すように、周囲を素子分離領域12に囲まれた略矩形状の領域であって、メモリアレイ領域10a内の活性領域13に比べて十分に広い面積を有している。図13に示すように、周辺回路領域10b内の活性領域13は、メモリアレイ領域10a内の活性領域13と同時に形成される。その後、図14乃至17に示すように、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16、LDD領域17及びサイドウォール絶縁膜18がそれぞれ形成されるが、これらの形成工程も前述のメモリアレイ領域10aと同じであるため、詳細な説明を省略する。
【0037】
次に、図18に示すように、メモリアレイ領域10aにおいては、活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面に凹部13aが形成されるが、周辺回路領域10bに対してはそのような凹部の形成を行わず、平坦な活性領域13が使用される。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスク29が施され、エッチング完了後にはレジストマスク29が除去される。
【0038】
次に、図19に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。しかし、周辺回路領域10bにおいては、互いに隣接するシリコンエピタキシャル層19、19間がショートするほど両者が隣接していないことから、メモリアレイ領域のような問題が発生することはない。それよりもむしろ、シリコンエピタキシャル層19の横方向への成長により、シリコンエピタキシャル層19の平面方向の面積を広げることができるので、シリコンエピタキシャル層19に対するメタルコンタクトの重ね余裕を広げることができるという利点がある。
【0039】
次に、図20に示すように、周辺回路領域10bをフォトレジスト30で被覆した状態で、シリコン基板11中の不純物とは反対の導電型を有する不純物をメモリセル領域10aにイオン注入し、不純物拡散領域20を形成する。その後、フォトレジスト30は除去される。
【0040】
次に、図21に示すように、メモリセル領域10aをフォトレジスト31で被覆した状態で、シリコン基板11中の不純物とは反対の導電型を有する不純物を周辺回路領域10bにイオン注入し、不純物拡散領域20aを形成する。周辺回路領域10bを、nチャネルMOSトランジスタ領域とpチャネルMOSトランジスタ領域との組み合わせで構成する場合には、一方のトランジスタ領域をフォトレジストで被覆した状態で他方のトランジスタ領域へイオン注入する工程を繰り返して、双方のトランジスタ領域への不純物拡散領域20aを形成する。nチャネルMOSトランジスタ領域へは、1×1015〜5×1015cm−2程度のヒ素(As)を10〜50kevで注入する。また、pチャネルMOSトランジスタ領域へは、1×1015〜5×1015cm−2程度の二フッ化ホウ素(BF2)を10〜30kevで注入する。
【0041】
次に、図22に示すように、メモリセル領域10aの各シリコンエピタキシャル層19の上方にセルコンタクト22を形成する。セルコンタクト22の形成方法は、図10と同じであるため、説明を省略する。このとき、周辺回路領域10bは、層間絶縁膜21aで覆われた状態となっている。
【0042】
次に、図23に示すように、メモリセル領域10aにはビット線コンタクト23を、周辺回路領域10bにはメタルコンタクト27をそれぞれ形成する。まず基板全面に所定の厚みを有するBPSGからなる層間絶縁膜21bを形成する。その後、リソグラフィとドライエッチングを用いて、メモリセル領域10aには層間絶縁膜21bを貫通するビット線コンタクトホールを、周辺回路領域10bには層間絶縁膜21a及び21bを貫通するメタルコンタクトホールを同時に形成する。その後、各コンタクトホール内をタングステン等の高融点金属材料で埋め込むことにより、メモリセル領域10aにはビット線コンタクト23を、周辺回路領域10bにはメタルコンタクト27を形成する。こうして形成されたメタルコンタクト27は、シリコンエピタキシャル層19を介して不純物拡散領域20aと電気的に接続される。
【0043】
このように、DRAMの周辺回路領域10bの形成では、周辺回路トランジスタの不純物拡散領域に凹部を形成せず、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができる。したがって、メタルコンタクト27に対するシリコンエピタキシャル層の重ねマージンを十分に確保することができる。
【0044】
次に、本発明の第2の実施形態について詳細に説明する。第2の実施形態は、ピラータイプの活性領域を有するシリコン基板を用いたものである。
【0045】
図24乃至図39は、本発明の第2の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す略断面図である。特に、図24乃至29の(a)は図1のP−P断面、図24乃至29の(b)は図1のQ−Q断面にそれぞれ対応している。
【0046】
DRAM10のメモリアレイ領域の製造では、第1の実施形態と同様、まずp型シリコン基板11上にSTI等の方法により素子分離領域12を形成し、素子分離領域12によって互いに分離された複数の活性領域13を形成する(図1及び図2(a)及び(b)参照)。次に、図24(a)及び(b)に示すように、素子分離領域12を構成するフィールド酸化膜の表面部分をドライエッチングにより除去し、素子分離領域12を掘り下げることにより、活性領域13の表面を素子分離領域12よりも突出させる。こうして、シリコン基板11上にピラータイプの活性領域13が形成される。なお、活性領域13の突出量は10〜30nmであることが好ましく、15〜25nmであることがさらに好ましい。
【0047】
その後、第1の実施形態と同様、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16及びLDD領域17を順次形成して(図3乃至図5参照)、図25(a)及び(b)に示すような構造を有するシリコン基板11を形成する。
【0048】
次に、図26(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、第1の実施形態と同様、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。ここで、本実施形態の活性領域13はピラータイプであり、平面のみならず側面も有することから、図30(a)の斜視図に示すように、シリコン窒化膜は活性領域13の周縁にも残存することになる。詳細は後述するが、本実施形態においてはこのシリコン窒化膜がシリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜18aとして用いられる。
【0049】
次に、図27(a)及び(b)並びに図30(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。特に、本実施形態においては、ダム絶縁膜18aよりも低くなるまで活性領域13の表面が掘を下げるが、第1の実施形態のように素子分離領域12よりも低くなるまで活性領域13を掘り下げなくてもよい。凹部13aの深さは、20〜40nmであることが好ましく、25〜35nmであることがより好ましい。これにより、凹部13aの周囲のうち、活性領域13の幅方向の両端がダム絶縁膜18aに囲まれた状態となる。
【0050】
次に、図28(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、ピラータイプの活性領域上に形成されるシリコンエピタキシャル層19は横方向に成長しやすいが、活性領域の幅方向の両端にはサイドウォール絶縁膜18と共に形成されたシリコン窒化膜(ダム絶縁膜)で囲まれていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図8(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。
【0051】
その後、第1の実施形態と同様、不純物拡散領域20及びセルコンタクト22を順次形成することにより、図29に示すDRAMセルトランジスタが完成する。さらに、第1の実施形態と同様、セルトランジスタの上層に、層間絶縁膜21b乃至21d、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。
【0052】
以上説明したように、本実施形態によれば、ピラータイプの活性領域の露出面に凹部を形成することにより、サイドウォール絶縁膜の形成時に活性領域の周縁に残存するシリコン窒化膜が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0053】
一方、第2の実施形態に係るDRAMの周辺回路領域の製造については、第1の実施形態と同様である。つまり、メモリアレイ領域10a内の活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面には凹部13aが形成されるが、周辺回路領域10b内の活性領域13の露出面にはそのような凹部13aを形成せず、平坦な活性領域13のまま用いる。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
【0054】
その後、図31に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。特に、本実施形態の場合、活性領域13がピラータイプであるため、シリコンエピタキシャル層19の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
【0055】
次に、本発明の第3の実施形態について詳細に説明する。第3の実施形態は、ラウンドタイプの活性領域を有するシリコン基板を用いたものである。
【0056】
図32乃至図37は、本発明の第3の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す略断面図である。特に、図32乃至37の(a)は図1のP−P断面、図32乃至37の(b)は図1のQ−Q断面にそれぞれ対応している。
【0057】
DRAM10のメモリアレイ領域の製造では、第2の実施形態と同様、まずp型シリコン基板11上にピラータイプの活性領域13を形成する(図24(a)及び(b)参照)。その後、図32(a)及び(b)に示すように、シリコン基板11を水素雰囲気中でアニールすることにより、ピラータイプの活性領域13のコーナー部分をラウンドさせる。こうして、シリコン基板11上にラウンドタイプの活性領域13が形成される。なお、活性領域13の突出量は10〜30nmであることが好ましく、15〜25nmであることがさらに好ましい。ラウンドタイプの活性領域は電界集中が起こりにくいため、ピラータイプよりも絶縁耐圧の点で優れている。
【0058】
その後、第1の実施形態と同様、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16及びLDD領域17を順次形成して(図3乃至図5参照)、図33(a)及び(b)に示すような構造を有するシリコン基板11を形成する。
【0059】
次に、図34(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、第1の実施形態と同様、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。ここで、本実施形態の活性領域13はラウンドタイプであり、平面のみならず側面も有するが、第2の実施形態に示したピラータイプと異なり、側面の傾斜が緩やかなことから、活性領域13の周縁にシリコン窒化膜が残存することはない。
【0060】
次に、図35(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。特に、本実施形態においては、素子分離領域12の表面よりも低くなるまで活性領域13の表面が掘り下げられる。凹部13aの深さは、20nm〜50nmであることが好ましく、30〜40nmであることがより好ましい。これにより、図35(b)に示すように、素子分離領域12を構成するフィールド酸化膜の側面部分12aが露出し、凹部13aの周囲のうち、活性領域13の幅方向の両端がフィールド酸化膜の側面部分12aで囲まれた状態となる。すなわち、この側面部分12aによって凹部13aの内壁面の一部が形成された状態となる。
【0061】
次に、図36(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、ラウンドタイプの活性領域13はシリコンエピタキシャル層19が横方向に成長しやすいが、活性領域13の幅方向の両端はフィールド酸化膜の側面部分12aで囲われていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図36(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。
【0062】
その後、第1の実施形態と同様、不純物拡散領域20及びセルコンタクト22を順次形成することにより、図37(a)及び(b)に示すDRAMのセルトランジスタが完成する。さらに、第1の実施形態と同様、セルトランジスタの上層に、層間絶縁膜21b乃至21d、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。
【0063】
以上説明したように、本実施形態によれば、ラウンドタイプの活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0064】
一方、第3の実施形態に係るDRAMの周辺回路領域の製造については、第1の実施形態と同様である。つまり、メモリアレイ領域10aにおいては、活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面に凹部13aが形成されるが、周辺回路領域10bに対してはそのような凹部13aは形成されず、平坦な活性領域13が使用される。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
【0065】
その後、図38に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。特に、本実施形態の場合、活性領域13がピラータイプであるため、シリコンエピタキシャル層19の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
【0066】
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
【0067】
例えば、上記各実施形態においては、図1に示したように、X方向に対して約18度の角度をなす活性領域13がその長手方向に一直線上に配列され、且つ、Y方向に対しても等間隔に配列されている場合について説明したが、本発明はこのようなレイアウトに限定されるものではなく、種々のフィールドレイアウトに適用することができる。また、上記実施形態においては、6F2のセル面積を有するDRAMセルを例に説明したが、それ以外のセル面積を有するDRAMセルに適用することも可能である。
【0068】
また、上記実施形態においては、活性領域13内にLDD領域17を形成しているが、本発明においてLDD領域17の形成は必須ではない。また、上記実施形態においては、不純物拡散領域20を形成するため、リン(P)又はヒ素(As)をイオン注入しているが、本発明においてイオン注入工程は必須ではない。例えば、他の熱処理工程によって、シリコンエピタキシャル層19中の不純物を活性領域13中に拡散させてもよく、或いは、セルコンタクト22を構成するDOPOS膜に含まれる不純物がシリコンエピタキシャル層19を介して活性領域13中に拡散されるようにしてもよい。
【図面の簡単な説明】
【0069】
【図1】図1は、本発明の第1の実施形態に係る半導体装置の一つであるDRAMアレイの製造工程の一部(活性領域の平面レイアウト)を示す略平面図である。
【図2】図2(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(素子分離領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図3】図3(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図4】図4(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ゲート電極の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図5】図5(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(LDD領域を形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図6】図6(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図7】図7(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図8】図8(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図9】図9(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図10】図10(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(セルコンタクトを形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図11】図11は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ストレージキャパシタ等の形成)を示す略断面図であって、図1のP−P断面に対応するものである。
【図12】図12は、DRAMの周辺回路領域の平面レイアウトを示す略平面図である。
【図13】図13(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(素子分離領域の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図14】図14(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ゲート酸化膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図15】図15(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ゲート電極及びゲートキャップ絶縁膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図16】図16(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(LDD領域の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図17】図17(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(サイドウォール絶縁膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図18】図18(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(活性領域の掘り下げ)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図19】図19(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(シリコンエピタキシャル層の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図20】図20(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(イオン注入)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図21】図21(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(イオン注入)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図22】図22(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(セルコンタクトの形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図23】図23(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ビット線コンタクト及びメタルコンタクトの形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図24】図24(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(ピラータイプ活性領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図25】図25(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜等の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図26】図26(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図27】図27(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図28】図28(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図29】図29(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域及びセルコンタクトの形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図30】図30(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部を示す略斜視図である。
【図31】図31(a)及び(b)は、本発明の第2の実施形態に係るDRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域の断面図、(b)は周辺回路領域の断面図である。
【図32】図32(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(ラウンドタイプ活性領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図33】図33(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜等の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図34】図34(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図35】図35(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図36】図36(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図37】図37(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域及びセルコンタクトの形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図38】図38(a)及び(b)は、本発明の第3の実施形態に係るDRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域の断面図、(b)は周辺回路領域の断面図である。
【図39】図39は、従来のDRAMアレイの製造工程の一部を示す略平面図である。
【図40】図40(a)及び(b)は、従来のDRAMアレイの製造工程の一部を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【符号の説明】
【0070】
10a メモリアレイ領域
10b 周辺回路領域
11 pシリコン基板
12 素子分離領域(フィールド酸化膜)
12a フィールド酸化膜の側面部分
13 活性領域
13a 活性領域内の凹部
14 ゲート酸化膜
15 ゲート電極(ワード線)
16 ゲートキャップ絶縁膜
17 LDD領域
18 サイドウォール絶縁膜
18a ダム絶縁膜
19 シリコンエピタキシャル層
20 不純物拡散領域(ソース/ドレイン領域)
20a 不純物拡散領域(ソース/ドレイン領域)
21a-21e 層間絶縁膜
22 セルコンタクト
23 ビット線コンタクト
24 ビット線
25 ストレージノードコンタクト
26 ストレージキャパシタ
27 メタルコンタクト
29 レジストマスク
30 フォトレジスト
31 フォトレジスト
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、特に、ソース/ドレイン領域上にエピタキシャル層が形成された構造を有する半導体装置及びその製造方法に関するものである。
【背景技術】
【0002】
近年、DRAMセルのフィールドピッチの縮小に伴い、メモリセルトランジスタのチャネル幅Wの確保が困難となってきており、トランジスタ特性の低下、書込特性やリフレッシュ特性など、DRAMの重要特性に悪影響を与えている。また、DRAMセルの微細化により、縦型トランジスタのアスペクト比も増加し、ソース/ドレイン領域とセルコンタクトとの接続不良或いはコンタクト抵抗の増加、SAC(Self Align Contact)やエッチングにおける加工マージンの減少等が大きな問題となってきている。特に、最近になって量産化が進められている6F2のセル面積を有するDRAMのフィールドピッチは、8F2のセル面積を有する同一デザインルール下のDRAMよりもさらに縮小されることから、トランジスタ特性の確保はさらに厳しいものなる。
【0003】
そこで最近、活性領域を素子分離領域よりも突出させ、これにより形成された活性領域の側面を利用してチャネル幅Wを確保する方法が提案されている(特許文献1参照)。この方法によれば、フィールドピッチを一定としたまま、より広いチャネル幅Wを確保することが可能である。換言すれば、トランジスタ特性を低下させることなく、フィールドピッチの大幅な縮小が可能となる。
【0004】
また、選択的エピタキシャル成長法(Selective Epitaxial Growth:SEG)によってシリコン基板をせり上げ、ソース/ドレイン領域上シリコンエピタキシャル層を形成する方法も提案されている(特許文献2参照)。この方法によれば、ソース/ドレイン領域とセルコンタクトの電気的接続を確実にすることができ、メモリセルトランジスタの短チャネル効果を抑制すると共にコンタクト抵抗やビット線容量(Cb)の増加を抑制することも可能となる。
【特許文献1】特開2001−35983号公報
【特許文献2】特開2005−109346号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、選択的エピタキシャル成長法はシリコン基板上にシリコン結晶を選択的に成長させる技術であるため、シリコン結晶の成長方向によっては、隣接するエピタキシャル層同士がショートするおそれがある。特に、突出した活性領域を有するシリコン基板では、活性領域の側面においてシリコンエピタキシャル層の横方向への成長が進行し、隣接するシリコンエピタキシャル層同士がショートしやすいという問題がある。
【0006】
図39は、従来のDRAMセルトランジスタの平面レイアウトを模式的に示す略平面図であり、図40(a)は図39のP−P線に沿った略断面図、図40(b)は図39のQ−Q線に沿った略断面図、図40(c)は図39のR−R線に沿った略断面図である。
【0007】
図39に示すように、シリコン基板11上の活性領域13は、周囲を素子分離領域12に囲まれた細長い島状の領域であり、その長手方向はワード線(ゲート電極)15の配線方向と直交する方向(X方向)に対して所定の角度をなしている。複数の活性領域13はその長手方向に一直線上に配列されており、かつ、ワード線15の配線方向(Y方向)に対しても等間隔に配列されている。図40(a)乃至(c)に示すように、活性領域13の表面は素子分離領域12よりも突出しており、活性領域13の側面部分を利用してより広いチャネル幅Wが確保されている。なお、図示の活性領域13は、側面の立ち上がりが緩やかなラウンドタイプの活性領域である。
【0008】
図示のように、ワード線15に覆われていない活性領域13の露出面には不純物拡散領域が形成されるが、不純物拡散領域の直上にはシリコンエピタキシャル層19が形成され、その直上にはセルコンタクト22が形成されている。さらに、セルコンタクト22の上層には、X方向に延びるビット線24が配線されている。ビット線は、活性領域13の中央のセルコンタクト22上を通過し、且つ両端のセルコンタクト22の上方を避けるように蛇行して配線される。
【0009】
ここで、図40(b)に示すように、活性領域13の側面が露出している場合には、シリコンエピタキシャル層は基板面と垂直な方向のみならず平行な方向(Y方向)にも成長しやすく、このまま成長すれば隣接するシリコンエピタキシャル層19、19同士がショートするおそれがある。シリコンエピタキシャル層19、19同士がショートしてしまう前にシリコンエピタキシャル層の成長を止めれば問題ないと思われるが、この場合はシリコンエピタキシャル層19の十分な厚みを確保することができず、メモリセルトランジスタの短チャネル効果を抑制することが困難となる。したがって、互いに隣接するシリコンエピタキシャル層同士のショートを確実に回避する新たな方法が切望されている。
【0010】
したがって、本発明の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の構造を提供することにある。
【0011】
また、本発明の他の目的は、不純物拡散領域上にシリコンエピタキシャル層を形成する場合において、互いに隣接するシリコンエピタキシャル層同士のショートを防止することが可能な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【0012】
本発明の上記目的は、半導体基板と、前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、前記活性領域上に形成されたゲート酸化膜と、前記ゲート酸化膜上に形成されたゲート電極と、前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、前記凹部の周囲に設けられたダム絶縁膜と、前記凹部内に形成されたシリコンエピタキシャル層とを備えることを特徴とする半導体装置によって達成される。ここで、ダム絶縁膜とは、後に詳述するように、シリコンエピタキシャル層の横方向への成長を物理的に抑止するための壁となる絶縁膜を意味しているので、このように呼称している。
【0013】
本発明において、活性領域は、素子分離領域よりも突出した形状を有することが好ましい。活性領域が突出している場合、活性領域の側面部分によってシリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域が突出している場合には、本発明による顕著な効果を得ることができる。ここで、活性領域としては、ピラータイプであってもよく、ラウンドタイプであってもよい。活性領域がピラータイプの場合、ダム絶縁膜は、サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることが好ましい。また、活性領域がラウンドタイプの場合、ダム絶縁膜は、素子分離領域を構成する絶縁膜からなることが好ましい。
【0014】
本発明の上記目的はまた、半導体基板上に素子分離領域を形成する素子分離工程と、前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法によっても達成される。
【0015】
本発明において、素子分離工程は、素子分離領域を掘り下げて、活性領域を素子分離領域よりも突出させる工程を含むことが好ましい。このようにすることで、ピラータイプ又はラウンドタイプの活性領域を形成することができ、チャネル幅をより広く確保することができる。だたし、活性領域が平面のみならず側面も有することから、シリコンエピタキシャル層の横方向への成長が進行しやすくなるが、そのような場合でもシリコンエピタキシャル層の横方向への成長を抑制することができ、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。すなわち、活性領域を突出させる場合には、本発明による顕著な効果を得ることができる。
【0016】
本発明において、掘り下げ工程は、活性領域の周囲にサイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このように、サイドウォール絶縁膜の形成時に残存する絶縁材料をダム絶縁膜として利用すれば、活性領域を素子分離領域よりも低く掘り下げることなく、所望の掘り下げ量を確保することができる。
【0017】
本発明において、素子分離工程は、活性領域のコーナー部分をラウンドさせる工程をさらに含むことが好ましい。これによれば、ラウンドタイプの活性領域を形成することができ、ピラータイプよりもゲート酸化膜の絶縁耐圧を向上させることができる。この場合、掘り下げ工程は、素子分離領域よりも低くなるように、活性領域の露出面を掘り下げる工程を含むことが好ましい。このようにすることで、素子分離領域の側面部分をダム絶縁膜として利用することができる。
【0018】
本発明においては、メモリ領域及び周辺回路領域を略同時に形成する工程を含み、メモリ領域に対してのみ掘り下げ工程を適用することが好ましい。このようにすれば、周辺回路領域において、シリコンエピタキシャル層の平面方向の面積を広げることができ、メタルコンタクトに対する十分な重ねマージンを確保することができる。
【発明の効果】
【0019】
本発明によれば、活性領域の周囲に存在する素子分離領域、或いはサイドウォール絶縁膜の形成時に活性領域の周囲に残存する絶縁膜が、ゲート電極及びサイドウォール絶縁膜によって覆われていない活性領域の露出面の周囲を覆う壁の一部となり、シリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜としての役割を果たすので、たとえ活性領域がピラータイプやラウンドタイプであったとしても、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【発明を実施するための最良の形態】
【0020】
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
【0021】
図1乃至図11は、本発明の第1の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す図であって、図1は略平面図、図2乃至11は略断面図である。特に、図1は活性領域の平面レイアウト、図2(a)乃至10(a)並びに図11は図1のP−P断面、図2(b)乃至10(b)は図1のQ−Q断面にそれぞれ対応している。
【0022】
DRAM10のメモリアレイ10aの製造では、まず図1及び図2(a)及び(b)に示すように、p型シリコン基板11上にSTI(Shallow Trench Isolation)等の方法により素子分離領域12を形成し、素子分離領域12によって互いに分離された複数の活性領域13を形成する。活性領域13は、図1に示すように、周囲を素子分離領域12に囲まれた細長い島状の領域であり、その長手方向は、後述するワード線の配線方向と直交する方向(X方向)に対して約18度の角度をなしている。複数の活性領域13はその長手方向に一直線上に配列されており、且つ、ワード線の配線方向(Y方向)に対しても等間隔に配列されている。なお、活性領域13がX方向となす角度θ0は、約18度であることが好ましい。活性領域をX方向と約18度をなす直線上に整列させた場合には、最適化された6F2レイアウトを実現することができる。活性領域13の幅W0は約1F([F」は最小加工寸法)、活性領域13の長さL0は約5.1F、Y方向に隣接する活性領域13、13間の中心距離L1は約2Fに設定されることが好ましい。
【0023】
素子分離領域12の形成では、p型シリコン基板11の主面に約0.3μmの深さを有する溝をドライエッチングにより形成し、溝の内壁を含む基板全面に薄いシリコン酸化膜を約1000℃の熱酸化により形成した後、溝の内部を含む基板全面に400〜500nmの厚みを有するシリコン酸化膜(フィールド酸化膜)をCVD(Chemical Vapor Deposition)法によって堆積させる。その後、シリコン基板11上の不要なフィールド酸化膜をCMP(Chemical Mechanical Polishing)により除去して、フィールド酸化膜を溝の内部にのみ残すことにより、素子分離領域12が形成される。
【0024】
次に、図3(a)及び(b)に示すように、活性領域13の表面にゲート酸化膜14を形成する。ゲート酸化膜14の形成では、まず活性領域13の表面を熱酸化することにより薄いシリコン酸化膜(犠牲酸化膜)を形成し、この犠牲酸化膜を除去することにより、活性領域13の表面のダメージを修復する。その後、活性領域13を800〜1100℃で熱酸化し、6〜8nm程度の厚みを有するシリコン酸化膜を形成することにより、ゲート酸化膜14が形成される。
【0025】
次に、図4(a)及び(b)に示すように、DRAMアレイのワード線となるメモリセルトランジスタのゲート電極15を形成すると共に、ゲート電極15の上面を保護するゲートキャップ絶縁膜16を形成する。ゲート電極15及びゲートキャップ絶縁膜16の形成では、まずゲート酸化膜14が形成された基板全面に膜厚約70nmのDOPOS(Doped Polysilicon)膜、膜厚約5nmのタングステンシリサイド膜、膜厚5〜10nmの窒化タングステン膜、及び膜厚30〜60nmのタングステン膜を順次積層してなる導電膜を形成し、さらにゲートキャップ絶縁膜16となるシリコン窒化膜を形成する。次に、これらの多層膜を直線状にパターニングすることにより、Y方向に延びる複数のゲート電極15及びゲートキャップ絶縁膜16が形成される。その後、パターニングされたゲート電極15をライト酸化処理することにより、DOPOS膜の側面に薄いシリコン酸化膜(不図示)が形成される。ライト酸化処理には、窒化タングステン膜及びタングステン膜が酸化されず、DOPOS膜及びシリコン基板が選択的に酸化される選択酸化条件を用いることができる。
【0026】
次に、図5(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びゲート電極15をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面に、シリコン基板11中の不純物とは反対の導電型を有する不純物をイオン注入することにより、セルトランジスタのLDD(Lightly Doped Drain)領域17を形成する。LDD領域17の形成では、活性領域13の表面に形成されたシリコン酸化膜14を介して、p型シリコン基板11中に5×1012〜1×1014cm−2程度のリン(P)を10〜40keVで注入してもよく、5×1012〜1×1014cm−2程度のヒ素(As)を5〜30keVで注入してもよい。
【0027】
次に、図6(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜を異方性エッチング(エッチバック)することにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。こうしてサイドウォール絶縁膜18が形成され、ゲート電極15はゲートキャップ絶縁膜16とサイドウォール絶縁膜18からなる保護絶縁膜で覆われた状態となる。
【0028】
次に、図7(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。凹部13aの深さは、20nm〜50nmであることが好ましく、30〜40nmであることがより好ましい。浅すぎると掘り下げによる十分な効果が得られず、深すぎるとシリコンエピタキシャル層の形成が困難となるからである。これにより、図7(b)に示すように、素子分離領域12を構成するフィールド酸化膜の側面部分12aが露出し、凹部13aの周囲のうち、活性領域13の幅方向の両端がフィールド酸化膜の側面部分12aで囲まれた状態となる。すなわち、この側面部分12aによって凹部13aの内壁面の一部が形成された状態となる。この素子分離領域12を構成するフィールド酸化膜の側面部分12aがダム絶縁に相当する。
【0029】
次に、図8(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。シリコンエピタキシャル層19は、リン(P)、ヒ素(As)等の不純物が含まれない状態で形成されてもよく、そのような不純物が含まれた状態で形成されてもよい。ここで、図7(b)に示したように、活性領域13の露出面は掘り下げられており、活性領域13の幅方向の両端はフィールド酸化膜(素子分離領域12)の側面部分12aで囲われていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図8(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。なお、シリコンエピタキシャル層19のY方向の幅は120〜160nm程度、シリコンエピタキシャル層19の厚みは30〜80nm程度、Y方向において互いに隣接するシリコンエピタキシャル層19、19間の分離マージンは30nm程度であることが好ましい。
【0030】
次に、図9(a)及び(b)に示すように、シリコン基板11中の不純物とは反対の導電型を有する不純物をさらにイオン注入することにより、シリコンエピタキシャル層19内に不純物拡散領域20を形成する。図9(a)及び(b)では便宜上シリコンエピタキシャル層19の下に位置するシリコン基板まで不純物拡散領域20が形成されたように示しているが、このように深い位置まで形成する必要はない。後の工程で付加される熱処理を考慮して、最終的にLDD領域17に接続するように調整することができる。不純物拡散領域20の形成では、シリコンエピタキシャル層19を介して、p型シリコン基板11中に5×1012〜1×1014cm−2程度のリン(P)を10〜40keVで注入してもよく、あるいは5×1012〜1×1014cm−2程度のヒ素(As)を5〜30kevで注入してもよい。こうして形成された不純物拡散領域20はセルトランジスタのソース/ドレイン領域となる。
【0031】
次に、図10(a)及び(b)に示すように、各シリコンエピタキシャル層19の上方にコンタクトプラグ(セルコンタクト)22を形成する。セルコンタクト22の形成では、まず基板全面に所定の厚みを有するBPSG(Boro-Phospho Silicate Glass)からなる層間絶縁膜21aを形成する。次に、レジストマスクを用いたフォトリソグラフィ及びドライエッチングにより、シリコンエピタキシャル層19の上方において層間絶縁膜21aを貫通するコンタクトホールを形成する。そして、コンタクトホール内をDOPOS等の導電性材料で埋めることにより、セルコンタクト22が形成される。こうして形成されたセルコンタクト22は、シリコンエピタキシャル層19を介してメモリセルトランジスタのソース/ドレイン領域となる不純物拡散領域20と電気的に接続される。
【0032】
以上により、DRAMのメモリセルトランジスタが完成する。その後、図11に示すように、メモリセルトランジスタの上層に、層間絶縁膜21b乃至21e、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。なお、ストレージキャパシタ26の容量を大きくするため、ストレージキャパシタ26の下部電極を図示のようにHSG(Hemi-spherical Silicon Grain)で構成することが好ましい。
【0033】
以上説明したように、本実施形態によれば、活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0034】
一方、DRAMの周辺回路領域については以下のように製造することができる。
【0035】
図12乃至図23は、DRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、図12は略平面図、図13(a)乃至23(a)は、図2(a)乃至図10(a)と同様、メモリアレイ領域10aのP−P断面、図13(b)乃至23(b)は周辺回路領域10bのP−P断面にそれぞれ対応している。
【0036】
DRAM10の周辺回路領域10bの製造では、図12及び図13(b)に示すように、まずp型シリコン基板11上に素子分離領域12を形成し、これによって互いに分離された複数の活性領域13を形成する。この活性領域13は、図12に示すように、周囲を素子分離領域12に囲まれた略矩形状の領域であって、メモリアレイ領域10a内の活性領域13に比べて十分に広い面積を有している。図13に示すように、周辺回路領域10b内の活性領域13は、メモリアレイ領域10a内の活性領域13と同時に形成される。その後、図14乃至17に示すように、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16、LDD領域17及びサイドウォール絶縁膜18がそれぞれ形成されるが、これらの形成工程も前述のメモリアレイ領域10aと同じであるため、詳細な説明を省略する。
【0037】
次に、図18に示すように、メモリアレイ領域10aにおいては、活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面に凹部13aが形成されるが、周辺回路領域10bに対してはそのような凹部の形成を行わず、平坦な活性領域13が使用される。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスク29が施され、エッチング完了後にはレジストマスク29が除去される。
【0038】
次に、図19に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。しかし、周辺回路領域10bにおいては、互いに隣接するシリコンエピタキシャル層19、19間がショートするほど両者が隣接していないことから、メモリアレイ領域のような問題が発生することはない。それよりもむしろ、シリコンエピタキシャル層19の横方向への成長により、シリコンエピタキシャル層19の平面方向の面積を広げることができるので、シリコンエピタキシャル層19に対するメタルコンタクトの重ね余裕を広げることができるという利点がある。
【0039】
次に、図20に示すように、周辺回路領域10bをフォトレジスト30で被覆した状態で、シリコン基板11中の不純物とは反対の導電型を有する不純物をメモリセル領域10aにイオン注入し、不純物拡散領域20を形成する。その後、フォトレジスト30は除去される。
【0040】
次に、図21に示すように、メモリセル領域10aをフォトレジスト31で被覆した状態で、シリコン基板11中の不純物とは反対の導電型を有する不純物を周辺回路領域10bにイオン注入し、不純物拡散領域20aを形成する。周辺回路領域10bを、nチャネルMOSトランジスタ領域とpチャネルMOSトランジスタ領域との組み合わせで構成する場合には、一方のトランジスタ領域をフォトレジストで被覆した状態で他方のトランジスタ領域へイオン注入する工程を繰り返して、双方のトランジスタ領域への不純物拡散領域20aを形成する。nチャネルMOSトランジスタ領域へは、1×1015〜5×1015cm−2程度のヒ素(As)を10〜50kevで注入する。また、pチャネルMOSトランジスタ領域へは、1×1015〜5×1015cm−2程度の二フッ化ホウ素(BF2)を10〜30kevで注入する。
【0041】
次に、図22に示すように、メモリセル領域10aの各シリコンエピタキシャル層19の上方にセルコンタクト22を形成する。セルコンタクト22の形成方法は、図10と同じであるため、説明を省略する。このとき、周辺回路領域10bは、層間絶縁膜21aで覆われた状態となっている。
【0042】
次に、図23に示すように、メモリセル領域10aにはビット線コンタクト23を、周辺回路領域10bにはメタルコンタクト27をそれぞれ形成する。まず基板全面に所定の厚みを有するBPSGからなる層間絶縁膜21bを形成する。その後、リソグラフィとドライエッチングを用いて、メモリセル領域10aには層間絶縁膜21bを貫通するビット線コンタクトホールを、周辺回路領域10bには層間絶縁膜21a及び21bを貫通するメタルコンタクトホールを同時に形成する。その後、各コンタクトホール内をタングステン等の高融点金属材料で埋め込むことにより、メモリセル領域10aにはビット線コンタクト23を、周辺回路領域10bにはメタルコンタクト27を形成する。こうして形成されたメタルコンタクト27は、シリコンエピタキシャル層19を介して不純物拡散領域20aと電気的に接続される。
【0043】
このように、DRAMの周辺回路領域10bの形成では、周辺回路トランジスタの不純物拡散領域に凹部を形成せず、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができる。したがって、メタルコンタクト27に対するシリコンエピタキシャル層の重ねマージンを十分に確保することができる。
【0044】
次に、本発明の第2の実施形態について詳細に説明する。第2の実施形態は、ピラータイプの活性領域を有するシリコン基板を用いたものである。
【0045】
図24乃至図39は、本発明の第2の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す略断面図である。特に、図24乃至29の(a)は図1のP−P断面、図24乃至29の(b)は図1のQ−Q断面にそれぞれ対応している。
【0046】
DRAM10のメモリアレイ領域の製造では、第1の実施形態と同様、まずp型シリコン基板11上にSTI等の方法により素子分離領域12を形成し、素子分離領域12によって互いに分離された複数の活性領域13を形成する(図1及び図2(a)及び(b)参照)。次に、図24(a)及び(b)に示すように、素子分離領域12を構成するフィールド酸化膜の表面部分をドライエッチングにより除去し、素子分離領域12を掘り下げることにより、活性領域13の表面を素子分離領域12よりも突出させる。こうして、シリコン基板11上にピラータイプの活性領域13が形成される。なお、活性領域13の突出量は10〜30nmであることが好ましく、15〜25nmであることがさらに好ましい。
【0047】
その後、第1の実施形態と同様、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16及びLDD領域17を順次形成して(図3乃至図5参照)、図25(a)及び(b)に示すような構造を有するシリコン基板11を形成する。
【0048】
次に、図26(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、第1の実施形態と同様、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。ここで、本実施形態の活性領域13はピラータイプであり、平面のみならず側面も有することから、図30(a)の斜視図に示すように、シリコン窒化膜は活性領域13の周縁にも残存することになる。詳細は後述するが、本実施形態においてはこのシリコン窒化膜がシリコンエピタキシャル層の横方向への成長を抑制するダム絶縁膜18aとして用いられる。
【0049】
次に、図27(a)及び(b)並びに図30(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。特に、本実施形態においては、ダム絶縁膜18aよりも低くなるまで活性領域13の表面が掘を下げるが、第1の実施形態のように素子分離領域12よりも低くなるまで活性領域13を掘り下げなくてもよい。凹部13aの深さは、20〜40nmであることが好ましく、25〜35nmであることがより好ましい。これにより、凹部13aの周囲のうち、活性領域13の幅方向の両端がダム絶縁膜18aに囲まれた状態となる。
【0050】
次に、図28(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、ピラータイプの活性領域上に形成されるシリコンエピタキシャル層19は横方向に成長しやすいが、活性領域の幅方向の両端にはサイドウォール絶縁膜18と共に形成されたシリコン窒化膜(ダム絶縁膜)で囲まれていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図8(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。
【0051】
その後、第1の実施形態と同様、不純物拡散領域20及びセルコンタクト22を順次形成することにより、図29に示すDRAMセルトランジスタが完成する。さらに、第1の実施形態と同様、セルトランジスタの上層に、層間絶縁膜21b乃至21d、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。
【0052】
以上説明したように、本実施形態によれば、ピラータイプの活性領域の露出面に凹部を形成することにより、サイドウォール絶縁膜の形成時に活性領域の周縁に残存するシリコン窒化膜が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0053】
一方、第2の実施形態に係るDRAMの周辺回路領域の製造については、第1の実施形態と同様である。つまり、メモリアレイ領域10a内の活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面には凹部13aが形成されるが、周辺回路領域10b内の活性領域13の露出面にはそのような凹部13aを形成せず、平坦な活性領域13のまま用いる。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
【0054】
その後、図31に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。特に、本実施形態の場合、活性領域13がピラータイプであるため、シリコンエピタキシャル層19の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
【0055】
次に、本発明の第3の実施形態について詳細に説明する。第3の実施形態は、ラウンドタイプの活性領域を有するシリコン基板を用いたものである。
【0056】
図32乃至図37は、本発明の第3の実施形態に係る半導体装置の一つであるDRAMのメモリアレイ領域の製造工程を示す略断面図である。特に、図32乃至37の(a)は図1のP−P断面、図32乃至37の(b)は図1のQ−Q断面にそれぞれ対応している。
【0057】
DRAM10のメモリアレイ領域の製造では、第2の実施形態と同様、まずp型シリコン基板11上にピラータイプの活性領域13を形成する(図24(a)及び(b)参照)。その後、図32(a)及び(b)に示すように、シリコン基板11を水素雰囲気中でアニールすることにより、ピラータイプの活性領域13のコーナー部分をラウンドさせる。こうして、シリコン基板11上にラウンドタイプの活性領域13が形成される。なお、活性領域13の突出量は10〜30nmであることが好ましく、15〜25nmであることがさらに好ましい。ラウンドタイプの活性領域は電界集中が起こりにくいため、ピラータイプよりも絶縁耐圧の点で優れている。
【0058】
その後、第1の実施形態と同様、ゲート酸化膜14、ゲート電極15、ゲートキャップ絶縁膜16及びLDD領域17を順次形成して(図3乃至図5参照)、図33(a)及び(b)に示すような構造を有するシリコン基板11を形成する。
【0059】
次に、図34(a)及び(b)に示すように、ゲート電極15の両側面を保護するサイドウォール絶縁膜18を形成する。サイドウォール絶縁膜18の形成では、第1の実施形態と同様、基板全面に20〜30nm程度の厚みを有するシリコン窒化膜を形成した後、シリコン窒化膜をエッチバックすることにより、シリコン窒化膜をゲート電極15及びゲートキャップ絶縁膜16の側面にのみ残存させる。なお、このエッチバックにより活性領域13の露出面上のゲート酸化膜14も除去される。ここで、本実施形態の活性領域13はラウンドタイプであり、平面のみならず側面も有するが、第2の実施形態に示したピラータイプと異なり、側面の傾斜が緩やかなことから、活性領域13の周縁にシリコン窒化膜が残存することはない。
【0060】
次に、図35(a)及び(b)に示すように、ゲートキャップ絶縁膜16及びサイドウォール絶縁膜18をマスクとして用い、これらによって覆われた領域を除く活性領域13の露出面をドライエッチング又はウェットエッチングで掘り下げることにより、活性領域13の露出面に凹部13aを形成する。特に、本実施形態においては、素子分離領域12の表面よりも低くなるまで活性領域13の表面が掘り下げられる。凹部13aの深さは、20nm〜50nmであることが好ましく、30〜40nmであることがより好ましい。これにより、図35(b)に示すように、素子分離領域12を構成するフィールド酸化膜の側面部分12aが露出し、凹部13aの周囲のうち、活性領域13の幅方向の両端がフィールド酸化膜の側面部分12aで囲まれた状態となる。すなわち、この側面部分12aによって凹部13aの内壁面の一部が形成された状態となる。
【0061】
次に、図36(a)及び(b)に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、ラウンドタイプの活性領域13はシリコンエピタキシャル層19が横方向に成長しやすいが、活性領域13の幅方向の両端はフィールド酸化膜の側面部分12aで囲われていることから、シリコンエピタキシャル層19の横方向への成長が抑制される。したがって、図36(b)に示すように、Y方向において互いに隣接するシリコンエピタキシャル層19、19を確実に分離することができる。
【0062】
その後、第1の実施形態と同様、不純物拡散領域20及びセルコンタクト22を順次形成することにより、図37(a)及び(b)に示すDRAMのセルトランジスタが完成する。さらに、第1の実施形態と同様、セルトランジスタの上層に、層間絶縁膜21b乃至21d、ビット線コンタクト23、ビット線24、ストレージノードコンタクト25、ストレージキャパシタ26等を形成することにより、本実施形態のDRAMが完成する。
【0063】
以上説明したように、本実施形態によれば、ラウンドタイプの活性領域の露出面に凹部を形成することにより、素子分離領域を構成するフィールド酸化膜の側面部分が活性領域の露出面の周囲の一部を囲うダム絶縁膜となり、シリコンエピタキシャル層の横方向への成長を抑制するので、互いに隣接するシリコンエピタキシャル層間のショートを防止することができる。
【0064】
一方、第3の実施形態に係るDRAMの周辺回路領域の製造については、第1の実施形態と同様である。つまり、メモリアレイ領域10aにおいては、活性領域13の露出面がドライエッチング又はウェットエッチングにより掘り下げられ、活性領域13の露出面に凹部13aが形成されるが、周辺回路領域10bに対してはそのような凹部13aは形成されず、平坦な活性領域13が使用される。そのため、メモリアレイ領域10a内の活性領域13の露出面をエッチングする前に周辺回路領域10b上にレジストマスクが施され、エッチング完了後にはレジストマスクが除去される。
【0065】
その後、図38に示すように、選択的エピタキシャル成長により、凹部13aが形成された活性領域13の露出面にシリコンエピタキシャル層19を形成する。ここで、メモリアレイ領域10aと異なり、周辺回路領域10b内の活性領域13には凹部13aが形成されていないため、活性領域13の幅方向の両端に素子分離領域12による壁が存在せず、シリコンエピタキシャル層19の横方向への成長は進行する。特に、本実施形態の場合、活性領域13がピラータイプであるため、シリコンエピタキシャル層19の横方向への成長が進行しやすい。しかし、シリコンエピタキシャル層19の横方向への成長を許容することにより、シリコンエピタキシャル層19の平面方向の面積を広げることができ、セルコンタクトに対する十分な重ねマージンを確保することができる。
【0066】
本発明は、以上の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲に包含されるものであることは言うまでもない。
【0067】
例えば、上記各実施形態においては、図1に示したように、X方向に対して約18度の角度をなす活性領域13がその長手方向に一直線上に配列され、且つ、Y方向に対しても等間隔に配列されている場合について説明したが、本発明はこのようなレイアウトに限定されるものではなく、種々のフィールドレイアウトに適用することができる。また、上記実施形態においては、6F2のセル面積を有するDRAMセルを例に説明したが、それ以外のセル面積を有するDRAMセルに適用することも可能である。
【0068】
また、上記実施形態においては、活性領域13内にLDD領域17を形成しているが、本発明においてLDD領域17の形成は必須ではない。また、上記実施形態においては、不純物拡散領域20を形成するため、リン(P)又はヒ素(As)をイオン注入しているが、本発明においてイオン注入工程は必須ではない。例えば、他の熱処理工程によって、シリコンエピタキシャル層19中の不純物を活性領域13中に拡散させてもよく、或いは、セルコンタクト22を構成するDOPOS膜に含まれる不純物がシリコンエピタキシャル層19を介して活性領域13中に拡散されるようにしてもよい。
【図面の簡単な説明】
【0069】
【図1】図1は、本発明の第1の実施形態に係る半導体装置の一つであるDRAMアレイの製造工程の一部(活性領域の平面レイアウト)を示す略平面図である。
【図2】図2(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(素子分離領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図3】図3(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図4】図4(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ゲート電極の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図5】図5(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(LDD領域を形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図6】図6(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図7】図7(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図8】図8(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図9】図9(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図10】図10(a)及び(b)は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(セルコンタクトを形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図11】図11は、本発明の第1の実施形態に係るDRAMアレイの製造工程の一部(ストレージキャパシタ等の形成)を示す略断面図であって、図1のP−P断面に対応するものである。
【図12】図12は、DRAMの周辺回路領域の平面レイアウトを示す略平面図である。
【図13】図13(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(素子分離領域の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図14】図14(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ゲート酸化膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図15】図15(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ゲート電極及びゲートキャップ絶縁膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図16】図16(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(LDD領域の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図17】図17(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(サイドウォール絶縁膜の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図18】図18(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(活性領域の掘り下げ)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図19】図19(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(シリコンエピタキシャル層の形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図20】図20(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(イオン注入)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図21】図21(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(イオン注入)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図22】図22(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(セルコンタクトの形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図23】図23(a)及び(b)は、DRAMの周辺回路領域の製造工程の一部(ビット線コンタクト及びメタルコンタクトの形成)をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域10aのP−P断面、(b)は周辺回路領域10bのP−P断面である。
【図24】図24(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(ピラータイプ活性領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図25】図25(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜等の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図26】図26(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図27】図27(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図28】図28(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図29】図29(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域及びセルコンタクトの形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図30】図30(a)及び(b)は、本発明の第2の実施形態に係るDRAMアレイの製造工程の一部を示す略斜視図である。
【図31】図31(a)及び(b)は、本発明の第2の実施形態に係るDRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域の断面図、(b)は周辺回路領域の断面図である。
【図32】図32(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(ラウンドタイプ活性領域の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図33】図33(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(ゲート酸化膜等の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図34】図34(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(サイドウォール絶縁膜の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図35】図35(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(活性領域の掘り下げ)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図36】図36(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(シリコンエピタキシャル層の形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図37】図37(a)及び(b)は、本発明の第3の実施形態に係るDRAMアレイの製造工程の一部(不純物拡散領域及びセルコンタクトの形成)を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【図38】図38(a)及び(b)は、本発明の第3の実施形態に係るDRAMの周辺回路領域の製造工程をメモリアレイ領域と対比しながら説明するための図であって、特に、(a)メモリアレイ領域の断面図、(b)は周辺回路領域の断面図である。
【図39】図39は、従来のDRAMアレイの製造工程の一部を示す略平面図である。
【図40】図40(a)及び(b)は、従来のDRAMアレイの製造工程の一部を示す略断面図であって、(a)は図1のP−P断面、(b)は図1のQ−Q断面にそれぞれ対応するものである。
【符号の説明】
【0070】
10a メモリアレイ領域
10b 周辺回路領域
11 pシリコン基板
12 素子分離領域(フィールド酸化膜)
12a フィールド酸化膜の側面部分
13 活性領域
13a 活性領域内の凹部
14 ゲート酸化膜
15 ゲート電極(ワード線)
16 ゲートキャップ絶縁膜
17 LDD領域
18 サイドウォール絶縁膜
18a ダム絶縁膜
19 シリコンエピタキシャル層
20 不純物拡散領域(ソース/ドレイン領域)
20a 不純物拡散領域(ソース/ドレイン領域)
21a-21e 層間絶縁膜
22 セルコンタクト
23 ビット線コンタクト
24 ビット線
25 ストレージノードコンタクト
26 ストレージキャパシタ
27 メタルコンタクト
29 レジストマスク
30 フォトレジスト
31 フォトレジスト
【特許請求の範囲】
【請求項1】
半導体基板と、
前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、
前記活性領域上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、
前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、
前記凹部の周囲に設けられたダム絶縁膜と、
前記凹部内に形成されたエピタキシャル層とを備えることを特徴とする半導体装置。
【請求項2】
前記活性領域は、前記素子分離領域よりも突出した形状を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記活性領域がピラータイプであることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記ダム絶縁膜は、前記サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記活性領域がラウンドタイプであることを特徴とする請求項2に記載の半導体装置。
【請求項6】
前記ダム絶縁膜が前記素子分離領域を構成する絶縁膜からなることを特徴とする請求項4に記載の半導体装置。
【請求項7】
半導体基板上に素子分離領域を形成する素子分離工程と、
前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、
前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、
前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法。
【請求項8】
前記素子分離工程は、前記素子分離領域を掘り下げて、前記活性領域を素子分離領域よりも突出させる工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記素子分離工程は、前記活性領域のコーナー部分をラウンドさせる工程をさらに含むことを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記掘り下げ工程は、前記活性領域の周囲に前記サイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記掘り下げ工程は、前記素子分離領域よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項12】
メモリ領域及び周辺回路領域を略同時に形成する工程を含み、前記メモリ領域に対してのみ前記掘り下げ工程を適用することを特徴とする請求項7乃至11のいずれか一項に記載の半導体装置の製造方法。
【請求項1】
半導体基板と、
前記半導体基板上に形成された素子分離領域によって互いに分離された複数の活性領域と、
前記活性領域上に形成されたゲート酸化膜と、
前記ゲート酸化膜上に形成されたゲート電極と、
前記ゲート電極の側面に形成されたサイドウォール絶縁膜と、
前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に形成された凹部と、
前記凹部の周囲に設けられたダム絶縁膜と、
前記凹部内に形成されたエピタキシャル層とを備えることを特徴とする半導体装置。
【請求項2】
前記活性領域は、前記素子分離領域よりも突出した形状を有することを特徴とする請求項1に記載の半導体装置。
【請求項3】
前記活性領域がピラータイプであることを特徴とする請求項2に記載の半導体装置。
【請求項4】
前記ダム絶縁膜は、前記サイドウォール絶縁膜と同時に形成された同一の絶縁材料からなることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記活性領域がラウンドタイプであることを特徴とする請求項2に記載の半導体装置。
【請求項6】
前記ダム絶縁膜が前記素子分離領域を構成する絶縁膜からなることを特徴とする請求項4に記載の半導体装置。
【請求項7】
半導体基板上に素子分離領域を形成する素子分離工程と、
前記素子分離領域によって互いに分離された複数の活性領域上にゲート酸化膜を形成するゲート酸化膜形成工程と、
前記ゲート酸化膜上にゲート電極を形成するゲート電極形成工程と、
前記ゲート電極の側面にサイドウォール絶縁膜を形成するサイドウォール絶縁膜形成工程と、
前記ゲート電極及び前記サイドウォール絶縁膜によって覆われた領域を除く前記活性領域の露出面に凹部を形成する掘り下げ工程と、
前記凹部が形成された前記活性領域の露出面にエピタキシャル層を形成するエピタキシャル層形成工程とを備えることを特徴とする半導体装置の製造方法。
【請求項8】
前記素子分離工程は、前記素子分離領域を掘り下げて、前記活性領域を素子分離領域よりも突出させる工程を含むことを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記素子分離工程は、前記活性領域のコーナー部分をラウンドさせる工程をさらに含むことを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項10】
前記掘り下げ工程は、前記活性領域の周囲に前記サイドウォール絶縁膜と同時に形成されるダム絶縁膜よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項8に記載の半導体装置の製造方法。
【請求項11】
前記掘り下げ工程は、前記素子分離領域よりも低くなるように、前記活性領域の露出面を掘り下げる工程を含むことを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項12】
メモリ領域及び周辺回路領域を略同時に形成する工程を含み、前記メモリ領域に対してのみ前記掘り下げ工程を適用することを特徴とする請求項7乃至11のいずれか一項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【公開番号】特開2008−4894(P2008−4894A)
【公開日】平成20年1月10日(2008.1.10)
【国際特許分類】
【出願番号】特願2006−175636(P2006−175636)
【出願日】平成18年6月26日(2006.6.26)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成20年1月10日(2008.1.10)
【国際特許分類】
【出願日】平成18年6月26日(2006.6.26)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]