【課題】Ｇｅをチャネル材料に用いても、素子特性の劣化を抑制することを可能にする。
【解決手段】Ｇｅを含むｐ型半導体領域上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記半導体領域の、前記ゲート電極の両側に位置する第１および第２領域に、有機金属錯体および酸化剤を交互に供給して金属酸化物を堆積する工程と、前記金属酸化物の上に金属膜を堆積する工程と、熱処理を行うことにより、前記半導体領域および前記金属酸化物と、前記金属膜とを反応させて前記第１および第２領域に金属半導体化合物層を形成するとともに前記金属半導体化合物層と前記半導体領域との界面に金属偏析層を形成する工程と、を備えている。 （もっと読む）

【課題】電圧−電流特性を改善した整流素子を用いたメモリセルを有する不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、第１の配線と、前記第１の配線に交差する第２の配線と、前記第１及び第２の配線に設けられ、抵抗状態の変化に応じてデータを記憶するメモリ素子及び非オーミック素子を直列接続してなるメモリセルとを備え、前記非オーミック素子は、メタル層と、前記メタル層に接合された真性半導体層と、前記真性半導体層に接合された第１の不純物を含む不純物半導体層とを有することを特徴とする。 （もっと読む）

【課題】素子面積の増大を抑制しつつ、信頼性に優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１２と、化合物半導体基板１２に埋め込まれた埋込電極と、を備え、化合物半導体基板１２の主面に溝２２、２４が設けられており、少なくとも溝２２、２４の側壁上に設けられた第一の金属膜１０ａ、１０ｂと、少なくとも溝２２、２４の底面上に設けられており、第一の金属膜１０ａ、１０ｂと異種材料で構成される第二の金属膜９ａ、９ｂと、を含む積層体により溝２２、２４を埋め込むことで、上記埋込電極が構成されており、第一の金属膜１０ａ、１０ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なり、第二の金属膜９ａ、９ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なる。 （もっと読む）

【課題】エピタキシャル成長法により堆積させたＳｉＣ層の表面から深い位置に形成された結晶欠陥でも、確実に除去することができる方法を提供する。
【解決手段】単結晶ＳｉＣからなる半導体基板１表面にエピタキシャル層２を積層させて形成したＳｉＣ基板の表面にレジスト膜１２を形成し、基板裏面から紫外線を照射することで、表面のレジスト膜１２を露光する。結晶欠陥１１のある部分は、レジスト膜１２は露光されないため、開口が形成される。その開口部内にイオン注入することで、エピタキシャル層２、半導体基板１を高抵抗化し、結晶欠陥を除去する。最後に、レジスト膜１２を除去することで、半導体装置を形成することができるＳｉＣ基板が得られる。 （もっと読む）

【課題】本発明は、かかる事情に鑑み、トランジスタの遮断状態を自然に実現し、半導体領域に金属領域との界面近傍の空乏層の形成を抑制しつつ、ショットキー障壁を実質的に下げることができるようにソース領域のフェルミ準位を選択することにより、駆動電流を増加させる半導体素子及び該半導体素子を備える半導体素子構造を提供することを課題とする。
【解決手段】ソース領域６及びドレイン領域７は、フェルミ準位が異なる第１金属領域１０及び第２金属領域１１を有し、第１金属領域１０は、半導体領域５の価電子帯の頂上のエネルギーレベル以上で且つ半導体領域５の真性フェルミ準位以下のフェルミ準位を有する金属であり、第２金属領域１１は、第１金属領域１０のフェルミ準位以上で且つ伝導帯の底のエネルギーレベル以下のフェルミ準位を有する金属であることを特徴とする。 （もっと読む）

【課題】ショットキー接合部の面積の減少を防ぐことができるとともに、簡便なプロセスで低コストの半導体装置を得る。
【解決手段】炭化珪素基板２上に、ｎ型不純物を比較的低濃度に含んだドリフト層である半導体層１を備え、当該半導体層１の主面には、複数の溝状の凹部ＴＲが設けられ、当該溝状の凹部ＴＲの側面内には、ｐ型不純物を含んだ半導体領域３ａが形成されている。また、溝状の凹部ＴＲが配設された領域の周囲には、ｐ型不純物を含んだ導体領域４が配設されている。 （もっと読む）

【課題】炭化ケイ素を材料とする半導体ウェハから半導体装置を製造する方法において、表面電極と半導体基板とのショットキー接合、裏面電極と半導体基板とのオーミック接合を確保することと、製造工程を簡略化する。
【解決手段】半導体ウェハの表面に表面Ｍｏ電極を形成した後で、半導体ウェハの裏面に裏面Ｎｉ系電極を形成し、形成した表面Ｍｏ電極および裏面Ｎｉ系電極を同時にシンター処理する。表面Ｍｏ電極は、９００℃以上のシンター処理を行っても、半導体基板とのショットキー接合を確保できる。裏面Ｎｉ系電極が半導体基板とオーミック接合するために必要な高温（例えば９００℃以上）で、表面電極と裏面電極のシンター処理を同時に行うことができるため、製造工程が簡略化される。 （もっと読む）

【課題】 裏面電極に対してアニール処理を実施したときに、そのアニール処理に起因する熱ダメージを低減すること。
【解決手段】 半導体装置は、縦型のショットキーダイオードが形成されている炭化珪素基板１０と、その炭化珪素基板１０の表面側に設けられているアノード電極２０と、その炭化珪素基板１０の裏面側に設けられているカソード電極５０と、炭化珪素基板１０とカソード電極５０の間に設けられている導電性の断熱領域４０を備えている。断熱領域４０は、炭化珪素基板１０の半導体材料の熱伝導率よりも小さな熱伝導率である。 （もっと読む）

【課題】耐圧を向上できるショットキーバリアダイオードを提供する。
【解決手段】ショットキーバリアダイオード１０は、基板と、基板上に形成されたＧａＮ層３と、ＧａＮ層３上に接して形成されたショットキー電極４とを備えている。ショットキー電極４は、卑金属で、かつ４×１０¹⁹ｃｍ^-3以上の酸素濃度を有する。ショットキーバリアダイオード１０において好ましくは、ＧａＮ層３とショットキー電極４との界面の炭素のピーク濃度は、１×１０¹⁹ｃｍ^-3以上である。 （もっと読む）

【課題】ＭＩＰＳ構造を採るメタル膜とコンタクトプラグとの界面抵抗を低減できるようにする。
【解決手段】まず、半導体基板１の上に、ゲート絶縁膜３を形成し、形成したゲート絶縁膜３の上に、ＴｉＮ膜４及びポリシリコン膜５を順次形成する。続いて、ポリシリコン膜５にＴｉＮ膜４を露出するコンタクトホール５ａを形成する。続いて、ポリシリコン膜５における第１のコンタクトホール５ａの少なくとも底面及び壁面上に金属膜７を形成する。 （もっと読む）

【課題】酸化ガリウム基板上の半導体層と酸化ガリウム基板の主面との界面におけるオフセット電圧を低減可能な窒化物系半導体素子を提供する。
【解決手段】III族窒化物結晶層１５は、酸化ガリウム基板１３の主面１３ａを覆う。III族窒化物結晶層１５は、III族構成元素としてアルミニウムを含むと共にアルミニウム以外の少なくとも２種の構成元素を含むIII族窒化物からなる。半導体積層１７は、窒化ガリウム半導体層２５を含む。第１の電極１９は、半導体積層１７の主面１７ａ上に設けられる。第２の電極２１は、酸化ガリウム基板１３の裏面１３ｂ上に設けられる。III族窒化物結晶層１５のバンドギャップＥ（１５）は窒化ガリウム半導体層のバンドギャップＥ（ＧａＮ）より大きい。III族窒化物結晶層１５のバンドギャップＥ（１５）は４．８エレクトロンボルトより小さい。 （もっと読む）

【課題】本発明は、過電圧印加時に電圧クランプ機能を有する窒化物半導体素子を提供することを目的とする。
【解決手段】第１の窒化物半導体からなる第１の層と、第１の層の上に設けられ、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、第２の層に電気的に接続された第１の電極と、第２の層の上に設けられ、第１の方向において第１の電極と並設された第２の電極と、第２の層の上に設けられたフローティング電極と、を備え、フローティング電極は、第１の方向に直交する第２の方向において第２の電極に挟まれた部分と、第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。 （もっと読む）

【課題】酸化物半導体を用いた好適な構造のｎチャネル型トランジスタおよびｐチャネル型トランジスタを提供することを目的の一とする。
【解決手段】第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電層と第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電極と、第２の酸化物半導体層と電気的に接続し、第１の材料を含む第３の導電層と第２の材料を含む第４の導電層の積層構造でなる第２のソース電極またはドレイン電極と、を有し、第１の酸化物半導体層には、第１のソース電極またはドレイン電極の第１の導電層が接触し、第２の酸化物半導体層には、第２のソース電極またはドレイン電極の第３の導電層および第４の導電層が接触する。 （もっと読む）

【課題】 より高いレベルの、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、大電流を流すことができる半導体素子およびその製造方法を提供する。
【解決手段】 導電性ＧａＮ基板１と、半導体層２と、半導体層上に位置するショットー電極１１と、バック電極１２と、ショットキー電極に接続して半導体層上に延在する２次元電子ガス形成層と、２次元電子ガス形成層と、導電性ＧａＮ基板またはバック電極とを電気的に接続する導電部５とを備え、電流パス形成部は、ショットキー電極とバック電極間への電圧印加によって、横方向に２次元電子ガスを形成することを特徴とする。 （もっと読む）

【課題】 電気特性評価等に用いるショットキー接合を簡便に形成することができ、かつ、良好なショットキー特性を有し、安定性が高い電極、及び、そのような電極を形成する方法等を提供する。
【解決手段】 半導体シリコンウェーハ上にショットキー接合された電極であって、前記電極は、仕事関数が４．０ｅＶ以下の物性を有する元素を一種又は複数種含有するＡｌ基合金からなるものである電極、及び、そのような電極を真空蒸着により形成する電極の形成方法。 （もっと読む）

【課題】半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することを可能にするとともに、抵抗を可及的に低くすることを可能にする。
【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａと、を備え、酸化膜がＴｉ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されている。 （もっと読む）

【課題】ゲートリーク電流の増加及び出力の低下を抑制しながら、コンタクト抵抗を低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】電子走行層３ａと、電子走行層３ａ上方に形成された電子供給層４ｂ、５ｂと、電子供給層４ｂ、５ｂ上方に形成されたゲート電極１１ｇと、ゲート電極１１ｇを間に挟んで形成され、電子走行層３ａに電圧を印加するソース電極１１ｓ及びドレイン電極１１ｄと、ソース電極１１ｓと電子走行層３ａとの間の電流経路に位置し、ソース電極１１ｓと接する第１の化合物半導体層６ｂと、ドレイン電極１１ｄと電子走行層３ａとの間の電流経路に位置し、ドレイン電極１１ｄと接する第２の化合物半導体層６ｂと、が設けられている。電子走行層３ａの表面は（０００１）面であり、第１の化合物半導体層６ｂ及び第２の化合物半導体層６ｂの表面は（０００−１）面である。 （もっと読む）

【課題】生産性を向上させ、かつトランジスタ特性が良好な逆スタガ構造の薄膜トランジスタ及びその製造方法を提供すること。
【解決手段】本発明にかかる逆スタガ構造の薄膜トランジスタは、ソース領域４１、ドレイン領域４２、及びチャネル領域４３を有する結晶性半導体膜４０を備える。また、薄膜トランジスタは、チャネル領域４３上に形成された絶縁膜５と、ソース領域４１及びドレイン領域４２上に形成されたシリサイド層６１とを備える。そして、チャネル領域４３は、ソース領域４１及びドレイン領域４２における結晶粒よりも小さい結晶粒により構成される。 （もっと読む）

【課題】高品質のオーミックコンタクトをIII−Ｖ族半導体材料に形成して、消費電力が低くて長寿命の半導体デバイスを作製する。
【解決手段】半導体デバイス５００は、第１のIII−Ｖ族半導体層５１０と、III−Ｖ族半導体中間層と、フェルミエネルギレベルを有する金属層５３０とを含む。金属層５３０のフェルミエネルギレベルは第１のIII−Ｖ族半導体層５１０およびIII−Ｖ族半導体中間層の有する価電子帯のエネルギレベルより高く、III−Ｖ族半導体中間層のエネルギレベルは金属層５３０のフェルミエネルギレベルと第１のIII−Ｖ族半導体層５１０の有する価電子帯のエネルギレベルとの間に存在し、III−Ｖ族半導体中間層は、第２のIII−Ｖ族半導体層５２０と、第３のIII−Ｖ族半導体層５２５とを含む。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体装置を量産性高く作製する方法を提案することを課題とする。
【解決手段】ゲート電極層と、該ゲート電極層上にゲート絶縁層と、該ゲート絶縁層上に該ソース電極層及び該ドレイン電極層と、ソース電極層及びドレイン電極層上にバッファ層と、該バッファ層上に半導体層とを含む薄膜トランジスタを有し、ゲート電極層と重なる半導体層の一部は、ゲート絶縁層上に接し、且つ、ソース電極層とドレイン電極層の間に設けられ、半導体層はインジウム、ガリウム、及び亜鉛を含む酸化物半導体層であり、バッファ層はｎ型の導電型を有する金属酸化物を含み、半導体層とソース電極層及びドレイン電極層とはバッファ層を介して電気的に接続する。 （もっと読む）