【課題】増加された集積度を有し且つ高密度で高速の３次元（抵抗性）半導体（メモリ）装置を、最小限のマスク工程数で提供する。
【解決手段】チャンネル領域によって分離された第１及び第２不純物領域を含む基板、前記第１不純物領域に接続するビットライン、前記第２不純物領域に接続する垂直電極、前記基板と前記ビットラインとの間に配置される水平電極の積層体、及び、前記積層体と前記基板との間に配置される選択ラインを含む。この時，前記選択ラインは平面形状及び平面位置において、前記水平電極の各々と実質的に同一であり得る。 （もっと読む）

【課題】高速動作を可能にする磁気メモリを提供する。
【解決手段】本実施形態の磁気メモリは、スピン注入書込みによって磁化の方向が不変の第１磁性層と、磁化の方向が可変の第２磁性層と、前記第１磁性層と前記第２磁性層との間に設けられたトンネル障壁層とを有する磁気抵抗効果素子と、前記磁気抵抗効果素子の前記第１および第２磁性層の一方の磁性層に電気的に接続された第１配線と、ソース／ドレインの一方が前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に接続された選択トランジスタと、前記選択トランジスタのソース／ドレインの他方に電気的に接続された第２配線と、前記磁気抵抗素子の前記第１および第２磁性層の他方に電気的に一端子が電気的に接続されたダイオードと、前記ダイオードの他の端子に電気的に接続された第３配線と、前記第３配線に電気的に接続されたセンスアンプと、を備えている。 （もっと読む）

【課題】磁気トンネリング接合装置を具備する半導体メモリ装置、メモリ、メモリシステム及び電子装置が提供される。
【解決手段】磁気トンネリング接合装置が提供される。この装置は磁性膜を含む第１構造体と、少なくとも２つの外因性垂直磁化構造体を含み、前記外因性垂直磁化構造体の各々は磁性膜及び前記磁性膜上の垂直磁化誘導膜を含む、第２構造体と、前記第１及び第２構造体の間のトンネルバリアと、を包含できる。前記第２構造体は追加的な外因性垂直磁化構造体をさらに含み、その各々が磁性膜及び前記磁性膜上の垂直磁化誘導膜を含んでもよい。 （もっと読む）

【課題】ＣＣＰ−ＣＰＰ素子のＭＲ変化率を向上させる。
【解決手段】磁化が実質的に一方向に固着された磁化固着層と、前記磁化固着層と対向するようにして形成され、磁化が外部磁界に対して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に位置し、絶縁層、及びこの絶縁層を層方向に電流を通過させる導電体とを有する電流狭窄層を含むスペーサ層と具える磁気抵抗効果素子において、前記磁化固着層の層中、前記磁化自由層の層中、前記磁化固着層及び前記スペーサ層の界面、並びに前記磁化自由層及び前記スペーサ層の界面の少なくとも一か所に、Ｓｉ、Ｍｇ、Ｂ、Ａｌを含む機能層を設ける。 （もっと読む）

【課題】 本発明の実施形態によれば、劣化しにくく、ＭＲ変化率の大きい磁気抵抗効果素子、それを用いた磁気ヘッドアセンブリ、磁気記録再生装置、メモリセルアレイ、及び磁気抵抗効果素子の製造方法を提供することができる。
【解決手段】 磁気抵抗効果素子は、第１の電極と、第１の磁性層と、第２の磁性層と、スペーサ層と、Ｚｎ、Ｉｎ、Ｓｎ、及びＣｄから選択される少なくとも一つの元素とＦｅ、Ｃｏ、及びＮｉから選択される少なくとも一つの元素とを含む酸化物層と、酸化物層に接して設けられ、Ｚｎ、Ｉｎ、Ｓｎ、及びＣｄから選択される少なくとも一つの元素を０．５ａｔ%以上８０ａｔ％以下の濃度で含み、かつＦｅ、Ｃｏ、及びＮｉから選択される少なくとも一つの元素を含む金属層とを備える。 （もっと読む）

【課題】ＭＲ変化率の向上が図れる磁気抵抗素子、磁気メモリ、磁気ヘッド、及び磁気記録再生装置を提供する。
【解決手段】磁化方向が実質的に一方向に固着された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層と、上記第１の磁性層と前記第２の磁性層との間に設けられたスペーサ層とを有し、上記第１の磁性層と前記第２の磁性層の少なくともいずれかは、式Ｍ１ａ Ｍ２ｂＸｃ （５≦a≦６８、１０≦ｂ≦７３、２２≦ｃ≦８５）で表される磁性化合物を有し、Ｍ１は、Ｃｏ，Ｆｅ，Ｎｉから選択される少なくとも一種の元素、Ｍ２は、Ｔｉ，Ｖ，Ｃｒ，Ｍｎから選択される少なくとも一種の元素、Ｘは、Ｎ，Ｏ，Ｃから選択される少なくとも一種の元素である。 （もっと読む）

【課題】高集積化に適したメモリセル配置、特に折り返し型ビット線構成に適したメモリセル配置を有する薄膜磁性体記憶装置を提供する。
【解決手段】メモリアレイにおいて、１個のメモリセルＭＣと対応する繰り返し単位１４０ａが連続的に配置されて、メモリセルＭＣが行列状に配置される。隣接するメモリセル列間で、繰り返し単位１４０ａは、１／２ピッチ（ハーフピッチ）分だけずらして配置される。ビット線ＢＬ１およびＢＬ２は同一のビット線対を構成し、ビット線ＢＬ２はデータ読出時において、ビット線ＢＬ１の相補線／ＢＬ１として動作する。選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 （もっと読む）

【課題】製造時ばらつきに対応して、データ読出時における高い信号マージンを確保可能な薄膜磁性体記憶装置を提供する。
【解決手段】ダミーメモリセルＤＣＰは、２個のセルユニットＣＵ０およびＣＵ１を含む。各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。セルユニットＣＵ０，ＣＵ１に対しては、異なる記憶データ“０”および“１”がそれぞれ書込まれる。データ読出時において、２個のセルユニットＣＵ０，ＣＵ１が、読出参照電圧Ｖｒｅｆを伝達するためのビット線ＢＬと接地電圧Ｖｓｓとの間に並列に接続される。さらに、ダミーメモリセルＤＣＰに対して、電流供給回路５２からメモリセルに供給されるセンス電流Ｉｓの２倍、すなわち２・Ｉｓの一定電流が供給される。 （もっと読む）

【課題】不揮発性記憶装置およびその製造方法に関し、抵抗変化材料を利用したメモリの信頼性の向上を実現する。
【解決手段】積半導体素子を形成する基板の上方に、第１方向に延伸するように複数の金属配線層２を設け、金属配線層２のさら上方に、前記第１方向に直交する第２方向に延伸するように複数の金属配線層３を設ける。また、金属配線層２と金属配線層３とが交差する空間のそれぞれにメモリセルを設ける。前記メモリセルは、選択素子と相変化材料層７とが並列接続された構成とする。ここで、前記選択素子の前記第１方向の寸法が、相変化材料層７の前記第１方向の寸法よりも大きくなるように加工する。 （もっと読む）

【課題】単一方向電流を用いて誤書き込みのない安定な書き込みを行う。
【解決手段】磁化が略垂直でかつ可変の第１強磁性層１２と、磁化が略垂直でかつ不変の第２強磁性層１６と、第１強磁性層と第２強磁性層との間の第１非磁性層１４と、第２強磁性層に対して第１非磁性層と反対側に設けられ、膜面に略平行な磁化を有し、スピン偏極された電子の注入によりマイクロ波磁界を発生する第３強磁性層２０と、第２強磁性層と第３強磁性層との間の第２非磁性層１８と、を備え、第３強磁性層から第１強磁性層に向かう方向および第１強磁性層から第３強磁性層に向かう方向のうちの一方の方向に第１電流を流すことにより第３強磁性層から発生する第マイクロ波磁界によって第１強磁性層の磁化を反転し、一方の方向に第１電流と異なる電流密度を有する第２電流を流し第２強磁性層によってスピン偏極された電子によって第１強磁性層の磁化を異なる方向に反転する。 （もっと読む）

【課題】スピントランスファートルクに起因するノイズの低減を図った磁気抵抗効果素子
、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリを提供する。
【解決手段】磁化固着層、非磁性層、磁化自由層を有する磁気抵抗効果素子の磁化固着層
、または磁化自由層内にＺｒ，Ｎｂ，Ｍｏ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｌａ，Ｈｆ，Ｔａ
，Ｗ，Ｒｅ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕのいずれかを含む層を配置する。 （もっと読む）

【課題】高い抵抗値の抵抗素子を実現する。
【解決手段】本実施形態の抵抗変化メモリは、第１の配線レベルＩＬＶ１に位置し、第１の方向に延びる制御線Ｌ１と、第２の配線レベルＩＬＶ２に位置し、第２の方向に延びる制御線Ｌ２と、制御線Ｌ１と制御線Ｌ２との間に設けられるセルユニットＣＵとを含むメモリセルアレイを有し、複数の配線レベルに設けられる少なくとも２つの抵抗線ＲＬ３Ａ，ＲＬ５と、抵抗線ＲＬ３Ａ，ＲＬ５間に設けられ、セルユニットＣＵの構成部材又はコンタクトプラグＺＣの構成部材と同じ構成部材を含む抵抗体９１と、を有し、抵抗素子領域１７内に設けられる抵抗素子９０を含んでいる。 （もっと読む）

【課題】コンタクト電極と配線とを安定して接続する。
【解決手段】実施形態の半導体装置は、平面形状がリング状の第１のコンタクト部４１を有する第１の配線４０と、第１の配線４０より下層に設けられる第２の配線５０と、コンタクト部４１のリング状の部分を貫通して、２つの配線４０，５０を電気的に接続するコンタクト電極６０とを含み、基板１１上に設けられる配線領域を具備する。 （もっと読む）

【課題】非オーミック素子の厚さを薄くする。
【解決手段】本発明の例に係わる抵抗変化メモリは、第１方向に延びる第１の配線と、第２方向に延びる第２の配線と、第１の配線と第２の配線との交点に設けられ、抵抗状態の変化に応じてデータを記憶するメモリ素子２０と非オーミック素子３０とが直列接続されたセルユニットセルユニットＣＵと、を具備し、非オーミック素子３０Ａは、メタル層３１と、第１の半導体層３３と、半導体層３３とメタル層３１との間に設けられ、第１のメタル層３１との界面に偏在層３８ｂを有する第２の半導体層３８とを含む。 （もっと読む）

【課題】不揮発性半導体メモリのリーク電流を削減する。
【解決手段】本発明の一態様に係る不揮発性半導体メモリ１は、複数のワード線ＷＬ０〜ＷＬｎと、複数のワード線ＷＬ０〜ＷＬｎと交差する複数のビット線ＢＬ０〜ＢＬｍと、複数のワード線ＷＬ０〜ＷＬｎと複数のビット線ＢＬ０〜ＢＬｍとの交差部のそれぞれに対して備えられており、第１のダイオード５ａと抵抗変化型記憶素子５ｂとを含む複数のメモリセル５と、複数のビット線ＢＬ０〜ＢＬｍと交差するダミーワード線ＤＷＬと、複数のワード線ＷＬ０〜ＷＬｎと交差するダミービット線ＤＢＬと、ダミーワード線ＤＷＬと複数のビット線ＢＬ０〜ＢＬｍとの交差部、及び、ダミービット線ＤＢＬと複数のワード線ＷＬ０〜ＷＬｎとの交差部のそれぞれに対して備えられており、それぞれが第２のダイオード６ａを含む複数のダミーセル６とを具備する。 （もっと読む）

【課題】 大きなＭＲ変化率を有する磁気抵抗効果素子、磁気ヘッドアセンブリ、及び磁気記録再生装置を提供する。
【解決手段】 磁化固着層５と、磁化自由層７と、磁化固着層５と磁化自由層７との間に設けられた非磁性層６と、磁化自由層７の非磁性層６が設けられた側とは反対の側に設けられたＡｕを含む第１の金属層４と、第１の金属層４の磁化自由層７が設けられた側とは反対の側に設けられたＣｕＮｉ合金を含む第２の金属層３と第２の金属層３の第１の金属層４が設けられた側とは反対の側に設けられた第１の電極２と、磁化固着層５の非磁性層６が設けられた側とは反対の側に設けられた第２の電極８とを備え、磁化固着層５及び磁化自由層７の一方がハーフメタルを含み、第１の電極２から第２の電極８に向かって電流が流れることを特徴とする。 （もっと読む）

【課題】抵抗変化メモリに用いられる素子特性の劣化を抑制できる。
【解決手段】本発明の例に関わる抵抗変化メモリは、ｎ型伝導性の第１のシリコン層と第１のシリコン層と接触する導電層３６とを有する非オーミック素子３０と、導電層３６を介して非オーミック素子３０に接続され、抵抗状態の可逆的な変化に応じてデータを記憶するメモリ素子と、を含み、配線Ｌ２（ｉ）と配線Ｌ３（ｊ）との間に設けられるセルユニットと、を具備し、シリコン層３３は、ドナー不純物として、第１の元素４１と第２の元素４２とを含む。 （もっと読む）

【課題】抵抗変化メモリに用いられる素子特性の劣化を抑制できる。
【解決手段】本発明の例に関わる抵抗変化メモリは、２つの配線Ｌ２（ｉ），Ｌ３（ｊ）と、少なくとも一方の端部に設けられる導電層３６と２つの端部間に設けられるシリコン部とを有する非オーミック素子３０と、導電層３６を介して非オーミック素子３０に接続され、抵抗状態の可逆的な変化に応じてデータを記憶するメモリ素子２０とを含み、２つの配線Ｌ２（ｉ），Ｌ３（ｊ）間に設けられるセルユニットＣＵと、を具備し、非オーミック素子３０は、シリコン部３７内に、シリコンゲルマニウム領域３９を有している。 （もっと読む）

【課題】抵抗変化メモリに用いられる素子特性の劣化を抑制できる。
【解決手段】本発明の例に関わる抵抗変化メモリは、配線６０と配線６５との交点に設けられ、第１及び第２の端部の少なくとも一方にシリサイド層３９を有する非オーミック素子３０と抵抗状態の可逆的な変化に応じてデータを記憶するメモリ素子２０とを含むセルユニットＣＵを具備し、シリサイド層３９は、Ｓｉ元素５０とシリサイドを形成する少なくとも１種類の３ｄ遷移金属元素５１と、３ｄ遷移金属元素５１の原子半径ｒ１より大きい原子半径ｒ２を有する少なくとも１種類の添加元素５２とを含む。 （もっと読む）

【課題】磁気トンネル接合部（ＭＴＪ）を有するメモリセルを用いてデータ記憶を行なう薄膜磁性体記憶装置において、データ読出動作を高速化する。
【解決手段】ＭＴＪメモリセルに対しては、データ書込およびデータ読出にそれぞれ用いられるライトワード線ＷＷＬおよびリードワード線ＲＷＬが独立して設けられる。メモリアレイ１０を列方向に分割して形成される領域ＡＲ１，ＡＲ２ごとにリードワード線ＲＷＬを分割配置することによって、リードワード線ＲＷＬにおける信号伝搬遅延を低減して、データ読出動作を高速化できる。各リードワード線ＲＷＬの活性化は、行選択結果に応じてライトワード線ＷＷＬと階層的に制御される。ワード線電流制御回路４０は、データ書込時およびデータ読出時のそれぞれに対応して、ライトワード線ＷＷＬにおける電流経路を形成および遮断する。 （もっと読む）