【課題】スピン平行／反平行状態の２値に加えて、リセット／セット状態の書き込みを可能とするＭＴＪ素子を提供する。
【解決手段】磁気トンネル素子は、一対の強磁性層と、前記強磁性層の間に挟まれるトンネルバリア層とを含み、第１の抵抗状態と、前記第１の抵抗状態よりも高抵抗の第２の抵抗状態の間を遷移する第１機能と、前記第１の抵抗状態より低抵抗の第３の抵抗状態と、前記第２の抵抗状態よりも高抵抗の第４の抵抗状態の間を遷移する第２機能と、を有する。 （もっと読む）

【課題】メモリセルのサイズをより小さくして、小型化に寄与する磁気記憶装置を提供する。
【解決手段】１つのメモリセル１は、アクセストランジスタ２と磁気抵抗効果素子３とから構成される。一方向に沿って位置するメモリセル１では、各磁気抵抗効果素子３の一端側はビット線４ａに接続され、他端側はアクセストランジスタ２のドレインに接続されている。そのアクセストランジスタ２のソース側はソース線５に接続されている。磁気抵抗効果素子３のフリー層のスピンの向きを磁場のアシストによって反転させるためのデータアシスト線７が形成されている。データアシスト線７は、２つの磁気抵抗効果素子３で一本のデータアシスト線を共有する態様で、一方向に互いに隣接する２つの磁気抵抗効果素子３，３ａ，３ｂの間に平面的に位置するように形成されている。 （もっと読む）

【課題】高出力で高感度な磁気抵抗効果素子、これを用いた磁気ヘッド、磁気記憶装置、および磁気メモリ装置を提供する
【解決手段】磁気抵抗効果素子は、固定磁化層と、自由磁化層と、前記固定磁化層と自由磁化層の間に挿入される非磁性層とを備え、前記自由磁化層と前記固定磁化層の少なくとも一方は、Ｃｏ及び／又はＦｅを構成成分として含みＭｇをさらに含むＣｏＦｅＭｇ合金膜で構成され、当該ＣｏＦｅＭｇ合金膜は、（Ｃｏ_ｘＦｅ_100-ｘ）Ｍｇ_ｙ（ここで０≦ｘ≦１００，０<ｙ<３０ａｔ％）の組成範囲の組成を有する。 （もっと読む）

【課題】 磁化状態がより安定している参照セルを有する磁気ランダムアクセスメモリを提供する。
【解決手段】 磁気ランダムアクセスメモリは、半導体からなる基板を含む。第１磁気抵抗素子ＭＲａは、基板表面の上方に設けられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、基板表面に投影された形状が第１方向に沿った第１長さと第２方向に沿った前記第１長さ以上の長さの第２長さとを有する。第２長さの第１長さに対する比は第１値である。第２磁気抵抗効果素子ＭＲｂは、基板表面の上方に設けられ、第１磁気抵抗効果素子の抵抗状態を判定するために用いられ、磁気抵抗効果によって抵抗値の異なる２つの定常状態を取り、基板表面に投影された形状が第３方向に沿った第３長さと第４方向に沿った第３長さ以上の長さの第４長さとを有する。第４長さの第３長さに対する比は第１値より大きい。 （もっと読む）

【課題】素子抵抗が低く、ＭＲ比の高いトンネル磁気抵抗効果素子（ＴＭＲ素子）を提供すること。
【解決手段】基板１１の上方に下地層１２、反強磁性層１３、ピンド層１４、非磁性結合層１５、リファレンス層１６、トンネルバリア層１７、フリー強磁性層１８、及びキャップ層１９が順に形成されたトンネル磁気抵抗効果素子（ＴＭＲ素子１０）において、トンネルバリア層１７を、ＭｇＯ膜等の結晶性酸化物膜を低酸素分圧（例えば１０^-7Ｐａ程度の高真空下）下で形成し、その後結晶性酸化物膜を酸素ガス又は酸素を含むガスと接触させる。このようにして形成された結晶性酸化物膜を備えたＴＭＲ素子１０によれば、従来よりも高いＭＲ比が得られる。 （もっと読む）

【課題】読み出し電圧を上げてもリード時に誤書き込みしないメモリを実現する。
【解決手段】磁気メモリ素子ＴＭＲはメモリセルＭＣごとに設けられ記憶層１０３を備える。制御線群は、複数の磁気メモリ素子に対し、一端側を行方向および列方向に共通接続する複数の第１共通線（例えばビット線ＢＬ）と、他端側を同様に共通接続する複数の第２共通線（例えばソース線ＳＬ）を含む。読み出し駆動回路は、制御線群の電位と電流量を制御して、ビットデータを読み出すために選択された選択磁気メモリ素子ＴＭＲに対し、１対の第１および第２共通線に読み出し電圧（ＶBL）となる電位差を発生させるとともに、磁化の向きと平行な外部磁界Ｈを発生して記憶層１０３に印加する。 （もっと読む）

【課題】比較的簡素な構成で一対の電流配線を要することなく効率良く確実な磁化反転を可能とし、装置の更なる微小化を可能とする信頼性の高い磁気記憶装置を実現する。
【解決手段】少なくとも磁化反転層４の両側面、ここでは絶縁層３、磁化反転層４及びキャリア注入層５からなる積層体の両側面に、絶縁層６及び非磁性金属層、ここではＲｕ層７を介して、一対の磁化制御層８を設ける。キャリア注入層５は、ＳｒＴｉＯ₃から、磁化制御層８はＧｄＦｅＣｏ，ＧｄＤｙＦｅＣｏ，ＧｄＮｄＦｅＣｏ等の希土類遷移金属合金から形成する。 （もっと読む）

【課題】製造が容易でありマルチレベルの記録状態を実現できる磁気ランダムアクセスメモリを提供する。
【解決手段】磁気ランダムアクセスメモリ２は、セル１０の磁気抵抗素子領域２０の同一平面内に、磁気抵抗素子３０ａ，３０ｂを備え、磁気抵抗素子３０ａ，３０ｂは、形状磁気異方性が異なるために、外部磁界によって磁化が反転するときに外部磁界の大きさがそれぞれ異なり、磁気抵抗素子３０ａ，３０ｂの一方の磁化が反転することによって、セル１０中において生成される磁化状態に対して、セルの高抵抗状態と低抵抗状態の中間状態を割り当てたことを特徴とする。 （もっと読む）

【課題】スピン注入書き込みによるトンネルバリア層の破壊を防止する。
【解決手段】本発明の例に係る磁気抵抗効果素子は、磁化方向が第１方向に固着される第１強磁性層１１と、磁化方向が第１方向となる第１エリアＡ及び磁化方向が第１方向とは逆向きの第２方向となる第２エリアＢを有する第２強磁性層１２と、第１及び第２強磁性層１１，１２の間に配置されるトンネルバリア層１３とを備え、書き込みは、第１及び第２エリアＡ，Ｂの間にスピン注入電流を流すことにより、第１及び第２エリアＡ，Ｂの境界に生じる磁壁Ｗを、少なくとも第２強磁性層１２のうち第１強磁性層１１に対向する対向エリアＣを跨ぐ範囲で移動させて行う。 （もっと読む）

【課題】セルの微細化を図りつつ、書き込み電流を低減する。
【解決手段】磁気ランダムアクセスメモリは、第１の方向に延在されたビット線ＢＬと、第１の方向と異なる第２の方向に延在されたワード線ＷＬ２と、磁化方向が固定された固定層と磁化方向が反転可能な記録層と固定層及び記録層の間に設けられた非磁性層とを備え、固定層及び記録層の磁化方向は膜面に対して垂直方向である磁気抵抗効果素子ＭＴＪ１と、磁気抵抗効果素子に接するヒーター層ＨＴ１を有し、ビット線に接続され、ワード線と絶縁されてワード線の側面側に配置されたメモリ素子ＭＣ１とを具備する。 （もっと読む）

【課題】書き込み電流を増大させることなく、熱安定性を改善することができる記憶素子を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層１７を有し、この記憶層１７に対して絶縁層１６を介して磁化固定層３１が設けられ、積層方向にスピン偏極した電子を注入することにより、記憶層１７の磁化Ｍ１の向きが変化して、記憶層１７に対して情報の記録が行われ、記憶層１７が受ける実効的な反磁界の大きさが、記憶層１７の飽和磁化量よりも小さい記憶素子３を構成する。 （もっと読む）

【課題】種類の異なる磁気メモリ素子の個々の特性を有効に活用できる半導体装置およびその製造方法ならびに素子特性が多様な磁気メモリ素子を提供する。
【解決手段】半導体装置は、フリー層ＭＦを含む磁気トンネル接合ＴＭＲを有し、ＴＭＲの近傍に流れる電流が発生する磁場によって、フリー層ＭＦの磁化方向が制御される標準ＭＲＡＭと、フリー層ＭＦを含むＴＭＲを有し、ＴＭＲに供給されるスピン注入電流により、フリー層ＭＦの磁化方向が制御されるＳＴＴ−ＭＲＡＭとを備え、標準ＭＲＡＭおよびＳＴＴ−ＭＲＡＭが同一基板上に搭載される。 （もっと読む）

【課題】セル面積を縮小する。
【解決手段】磁気ランダムアクセスメモリは、側面と上面とを有する段差部が形成された半導体基板１１と、段差部の側面上にゲート絶縁膜２０を介して形成されたゲート電極Ｇと、段差部の上面内に形成されたドレイン拡散層２４と、ドレイン拡散層より下方の半導体基板内にドレイン拡散層と離間して形成されたソース拡散層１８と、ドレイン拡散層に接続され、磁化方向が固定された固定層３１と磁化方向が反転可能な記録層３３と固定層及び記録層の間に設けられた非磁性層３２とを有し、固定層及び記録層の間に流す電流の向きに応じて固定層及び記録層の磁化方向が平行状態又は反平行状態となる磁気抵抗効果素子ＭＴＪと、磁気抵抗効果素子に接続されたビット線ＢＬを具備する。 （もっと読む）

【課題】磁気抵抗効果素子の加工ばらつきを抑制する。
【解決手段】磁気ランダムアクセスメモリは、第１の方向に延在された第１及び第２のビット線ＢＬ１、ＢＬ２と、第１のビット線に接続され、磁化方向が固定された第１の固定層と磁化方向が反転可能な第１の記録層と第１の固定層及び第１の記録層の間に設けられた第１の非磁性層とを有し、第１の固定層及び第１の記録層の間に流す第１の電流の向きに応じて第１の固定層及び第１の記録層の磁化方向が平行状態又は反平行状態となる第１の磁気抵抗効果素子ＭＴＪ１と、第２のビット線に接続され、磁化方向が固定された第２の固定層と磁化方向が反転可能な第２の記録層と第２の固定層及び第２の記録層の間に設けられた第２の非磁性層とを有し、第１及び第２の記録層は同じ第１の層１３で形成され、第２の固定層及び第２の記録層の間に流す第２の電流の向きに応じて第２の固定層及び第２の記録層の磁化方向が平行状態又は反平行状態となる第２の磁気抵抗効果素子ＭＴＪ２とを具備する。 （もっと読む）

【課題】磁壁移動現象を利用した磁気抵抗効果素子に関し、熱揺らぎに対する安定性を低下することなく、磁壁の移動速度を向上しうる磁気抵抗効果素子を提供する。
【解決手段】 磁化方向が固定された固定磁化層３６と、固定磁化層３６上に形成された非磁性層４０と、強磁性層４２と、強磁性層４２上に形成された非磁性金属層４４と、非磁性金属層４４上に形成された強磁性層４６との積層体よりなる自由磁化層４８であって、複数の磁化記録領域６４を有し、磁化記録領域６４のそれぞれにおいて、強磁性層４２の磁化と強磁性層４６の磁化とが互いに反平行に結合しており、一の磁化記録領域６４が、非磁性層４０を介して固定磁化層３６と対向している自由磁化層４８とを有する。 （もっと読む）

【課題】高温処理を行った場合でも素子の信頼性の劣化を抑制する。
【解決手段】磁気ランダムアクセスメモリは、磁化方向が固定された固定層１１と磁化方向が反転可能な記録層１３と固定層及び記録層の間に設けられた非磁性層１２とを有する磁気抵抗効果素子ＭＴＪを具備するメモリセルアレイであって、磁気抵抗効果素子の下方に配置された前記メモリセルアレイ内の全ての導電層２、４、５は、Ｗ、Ｍｏ、Ｔａ、Ｔｉ、Ｚｒ、Ｎｂ、Ｃｒ、Ｈｆ、Ｖ、Ｃｏ、Ｎｉからなる群の中から選択された元素を含む材料で形成されている。 （もっと読む）

【課題】高いＭＲ比を有する高出力、高感度の磁気抵抗効果素子を提供する。
【解決手段】磁気抵抗効果素子を構成するＧＭＲ膜（３０）は、固定磁化層（３６、４６）と、自由磁化層（３８）と、前記固定磁化層と自由磁化層の間に挿入される非磁性層（３７、４７）とを備えるＣＰＰ型の磁気抵抗効果素子であって、前記自由磁化層と、前記固定磁化層の少なくとも一方はＣｏＦｅＧｅで構成され、当該ＣｏＦｅＧｅは、三元系の組成図において、各組成の座標を（Ｃｏ含有量，Ｆｅ含有量，Ｇｅ含有量）として表すと（各含有量はat％）、点Ａ（42.5，30，27.5）、点Ｂ（35，52.5，12.5）、点Ｃ（57.5，30.0，12.5）、および点Ｄ（45.0，27.5，27.5）を結ぶ領域内の組成を有する。 （もっと読む）

【課題】情報の記録を少ない電流量で安定して行うことができる記憶素子を提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層３と、この記憶層３に対してトンネル絶縁層１５を介して、磁化の向きが固定された磁化固定層２とを有し、積層方向に電流Ｉｚを流すことにより、記憶層３の磁化Ｍ１の向きが変化して、記憶層３に対して情報の記録が行われ、磁化固定層２が非磁性層１３を介して積層された複数層の強磁性層１２，１４から成り、磁化固定層２の内部に膜面方向の電流Ｉａを流すための電流供給部が、磁化固定層２に対して設けられている記憶素子１を構成する。 （もっと読む）

【課題】スピントランスファ書き込みを用い、高集積化に適した磁気記憶素子及び磁気記憶装置を提供する。
【解決手段】磁気記憶素子は、磁化方向が固定された第１固着層ＦＰ１、第２固着層ＦＰ２と、磁化方向が可変の第１記憶層ＦＦ１、第２記憶層ＦＦ２と、非磁性体からなる第１中間層Ｓ１、第２中間層Ｓ２、第３中間層Ｓ３と、一対の電極とを備え、第１記憶層ＦＦ１の磁化方向は、電流が第１の極性で第１閾値を超えると第１の方向となり、電流が第２の極性で第２閾値を超えると第１の方向とは反対の第２の方向となり、第２記憶層ＦＦ２の磁化方向は、電流が第１の極性で第１閾値よりも絶対値が小さい第３閾値を超えると第３の方向となり、電流が第２の極性で第２閾値よりも絶対値が小さい第４閾値を超えると第４の方向となり、電流に対する第２中間層Ｓ２の電気抵抗は、第１中間層Ｓ１の電気抵抗よりも第３中間層Ｓ３の電気抵抗よりも高い。 （もっと読む）

【課題】メモリセル面積を増大することなく、プロセスコストの低減とチップ作成工期の短縮を図る。
【解決手段】半導体記憶装置は、同一配線層で形成された第１及び第２のビット線ＢＬ１、ＢＬ２と、第１及び第２のビット線と交差する第１及び第２のワード線ＷＬ１、ＷＬ２と、第１のワード線を挟んでＢＬ２下に配置された第１及び第２のソース／ドレイン拡散層Ｓ／Ｄ１、Ｓ／Ｄ２を有する第１のトランジスタＴｒ１と、第２のワード線を挟んでＢＬ２下に配置された第２及び第３のソース／ドレイン拡散層Ｓ／Ｄ２、Ｓ／Ｄ３を有し、第２のソース／ドレイン拡散層が第１のビット線に接続された第２のトランジスタＴｒ２と、両端が第２のビット線及び第１のソース／ドレイン拡散層にそれぞれ接続された第１の抵抗性記憶素子ＭＴＪ１と、両端が第２のビット線及び第３のソース／ドレイン拡散層にそれぞれ接続された第２の抵抗性記憶素子ＭＴＪ２とを具備する。 （もっと読む）