【課題】書込電流を増大させることなく、熱安定性を改善することができる記憶素子の提供。
【解決手段】記憶素子は、膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層１６とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層が受ける実効的な反磁界の大きさが、記憶層の飽和磁化量よりも小さいものとされている。さらに記憶層１７の断面形状が台形であって、絶縁層１６との界面に接する面が、絶縁層１６とは反対側の層（キャップ層１８）に接する面の面積よりも大きくなっている。 （もっと読む）

【課題】磁気制動定数が小さく、駆動電流の低減が可能な記憶素子を提供する。
【解決手段】組成式Ｆｅ_ｘＮｉ_ｙＢ_ｚ［但し、ｘ＋ｙ＋ｚ＝１、０．２ｘ≦ｙ≦４ｘ、０．１（ｘ＋ｙ）≦ｚ≦０．４（ｘ＋ｙ）］を主成分とし、膜面に垂直方向の磁気異方性を有する磁性層を有する記憶素子を構成する。さらに、この記憶素子は、磁性層の一方の面に接し、塩化ナトリウム構造又はスピネル構造の酸化物からなる酸化物層を備える。 （もっと読む）

【課題】書き込み電流を増大させることなく、熱安定性を改善できる記憶素子の実現。
【解決手段】
記憶素子は、情報に対応して磁化の向きが変化される記憶層１７と、記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層と磁化固定層の間に設けられる非磁性体による中間層１６とを有する。そして積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して情報の記録が行われる。ここで記憶層は、Ｆｅ、Ｃｏの少なくとも一方を含有する合金領域を含む。さらに記憶層は、その磁化反転過程で受ける実効的な反磁界の大きさが、上記記憶層の飽和磁化量よりも小さいものとされている。 （もっと読む）

【課題】垂直磁化を用いた磁気メモリ素子において、作製プロセスに耐え、薄い膜厚で大きな保磁力と高い耐熱性を有する参照層を実現する。
【解決手段】参照層は、２０原子％以上５０原子％以下のＰｔを含有し、１ｎｍ以上５ｎｍ以下の膜厚を有する、少なくとも２以上のＣｏＰｔ層が、Ｒｕ層を介して積層された構造を有するものとする。そしてＲｕ層の厚みは、０．４５±０．０５ｎｍあるいは０．９±０．１ｎｍとする。またＣｏＰｔ層の結晶の３回対称軸が膜面垂直に配向する。またスピン注入層との界面を、１．５ｎｍ以下のＣｏ又はＦｅを主成分とする高スピン分極層とする。 （もっと読む）

【課題】低い消費電力で動作する磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子に、磁化が膜面内に環状とされた渦磁化層を設けるようにする。渦磁化層は、記憶層の、参照層側の面とは反対側の面に対して、非磁性層を介して設ける。 （もっと読む）

【課題】低電流で高速に動作可能な磁気メモリ素子の実現。
【解決手段】垂直磁化膜であって情報に対応して磁化の向きが変化する記憶層と、記憶層に対して非磁性層を介して設けられる垂直磁化膜であって磁化方向が固定されて記憶された情報の基準となる参照層とを有する磁気メモリ素子であって、記憶層、非磁性層、参照層から成る層間に電流を流した際に発生するスピントルクで磁化反転を行って情報を記憶する。この場合に、記憶層の記憶時の温度（２００℃）における保磁力が、室温（２３℃）時の保磁力の０．７倍以下とする。また記憶層の一面側に形成される電極の、膜面方向の中央部に、例えば低熱伝導率の絶縁体を補填することで、その周辺部よりも熱伝導度が低くなるように形成する。これにより記憶層の中央部での温度上昇を促進し、記憶時の磁化反転電流を下げる。 （もっと読む）

【課題】記録層における磁化容易軸が垂直方向を向いている垂直磁化型の不揮発性磁気メモリ装置において、記録層の磁化容易軸をより確実に垂直方向に向かせることを目的とする。
【解決手段】不揮発性磁気メモリ装置は、磁化容易軸が垂直方向を向いている記録層を有する積層構造体５０、第１の配線４１、及び、第２の配線４２から成る磁気抵抗効果素子を備えており、積層構造体５０の上、又は、積層構造体５０の下、又は、積層構造体５０の上及び下には、記録層５３を構成する材料のヤング率よりも低い値のヤング率を有する低ヤング率領域４８１が配置されており、積層構造体５０は磁化参照層５１を更に有し、低ヤング率領域４８１を配置することによって記録層５３及び磁化参照層５１において内部応力が発生し、記録層５３及び磁化参照層５１の垂直磁気異方性が増大される。 （もっと読む）

【課題】大きい静電容量のキャパシタを含む抵抗変化メモリを提供する。
【解決手段】本実施形態の抵抗変化メモリは、アクティブ領域としての半導体領域２０と、ゲート絶縁膜２２を介して半導体領域２１の側面に対向するゲート電極２１とを有する選択トランジスタと、記憶するデータに応じて抵抗値が変化するメモリ素子１とを含むメモリセルＭＣと、第１のキャパシタ電極としての半導体領域３０と、半導体領域３０の側面に対向するキャパシタ電極３１と、半導体領域２０とキャパシタ電極３１との間に設けられたキャパシタ絶縁膜３２とを含むキャパシタ３と、を含む。 （もっと読む）

【課題】 書き込み電流の低減を図る。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、メモリセルに磁気抵抗素子１００を備えた磁気ランダムアクセスメモリであって、磁気抵抗素子１００は、第１の金属磁性層２４と、第２の金属磁性層２６と、第１及び第２の金属磁性層２４、２６に挟まれた絶縁層２５と、を具備し、第１及び第２の金属磁性層２４、２６の各面積は、絶縁層２５の面積より小さい。 （もっと読む）

【課題】情報保持特性を低下することなくスピン注入による磁化反転を起こすために必要な電流を低減化する。
【解決手段】磁化方向が所定の方向に固定された参照層２６と、スピン注入により磁化方向が変化する記録層２８と、記録層２８と参照層２６を隔てる中間層２７と、記録層２８を加熱する発熱部３３と、を備える。記録層２８の材料は、磁化量が１５０℃で室温時の磁化量の５０％以上となり、１５０℃以上２００℃以下の範囲で室温時の磁化量の１０％以上８０％以下となる磁性体より構成する。 （もっと読む）

【課題】書き込み可能回数を増加させることを可能にする、記憶装置を提供する。
【解決手段】磁性体の磁化状態により情報を記憶する記憶層と、この記憶層に対してトンネル絶縁層を介して配置された、磁化の向きが固定された磁化固定層とを含み、記憶層及び磁化固定層の積層方向に書き込み電流を流すことにより、記憶層の磁化の向きが変化して、記憶層に情報が記憶される記憶素子２と、この記憶素子２がアレイ状に配置されて構成され、かつ、複数のセルブロック５ａ，５ｂに分割され、セルブロック５ａ，５ｂ毎に記憶素子２の記憶層の熱安定性が異なる値を持つ、セルアレイ５とを含む記憶装置を構成する。 （もっと読む）

【課題】セル面積の縮小及び動作特性の向上に優れたレイアウトを提案する。
【解決手段】実施形態によれば、抵抗変化型半導体メモリは、第1方向に並ぶ第1乃至第4メモリセルを備える。第1乃至第4メモリセルの各々は、第1ソース/ドレインが第1方向に延びる第1ビット線BLA1に接続され、ゲートが第2方向に延びるワード線WL1, WL2, WL3, WL4に接続されるセルトランジスタT11, T12, T13, T14と、一端がセルトランジスタT11, T12, T13, T14の第2ソース/ドレインに接続され、他端が第2方向に延びる第2ビット線BLB1, BLB2, BLB3, BLB4に接続される抵抗性記憶素子M11, M12, M13, M14とを有する。第1及び第2メモリセル内の第1ソース/ドレインは、共有化され、第3及び第4メモリセル内の第1ソース/ドレインは、共有化される。 （もっと読む）

【課題】消費電力化が可能な記憶素子を提供する。
【解決手段】積層方向に電流を流して、スピン偏極した電子を注入することにより、記憶層１６の磁化Ｍ１の向きが変化して、記憶層１６に対して情報の記憶が行われる記憶素子３を構成する。この記憶素子３は、情報を磁性体の磁化状態により保持する記憶層１６と、記憶層１６に対してトンネルバリア層１５を介して設けられている磁化固定層１４とを備える。そして、トンネルバリア層１５は、厚さが０．１ｎｍ以上０．６ｎｍ以下であり、且つ、界面ラフネスが０．５ｎｍ未満である。 （もっと読む）

【課題】半導体集積回路の高集積化と機能素子の高性能化とを同時に実現する。
【解決手段】実施形態に係わる半導体装置は、半導体基板１の表面領域に配置されるスイッチ素子３，４と、下面がスイッチ素子３，４に接続されるコンタクトプラグ６と、コンタクトプラグ６の上面の直上に配置される機能素子７とを備える。コンタクトプラグ６の上面の最大表面粗さは、０．２ｎｍ以下である。 （もっと読む）

【課題】 セルアレイ面積を増大させることなく、書き込みディスターブを抑制可能な半導体記憶装置を提供する。
【解決手段】
二端子型の記憶素子Ｒと選択用のトランジスタＱを直列に接続してなるメモリセルを複数、マトリクス状に配列させたメモリセルアレイ１００と、書き換え電圧パルスを第１ビット線に印加する第１電圧印加回路１０１と、プリチャージ電圧を第１及び第２ビット線に印加する第２電圧印加回路１０２を有する半導体記憶装置であって、メモリセルの書き換え時において、予め第２電圧印加回路１０２がメモリセルの両端を同一電圧にプリチャージした後、第１電圧印加回路１０１が選択用のトランジスタに直接接続する第１ビット線を介して書き換え電圧パルスを印加するとともに、第２電圧印加回路１０２が記憶素子と直接接続する第２ビット線に当該プリチャージ電圧を印加する。 （もっと読む）

【課題】磁気トンネル接合素子を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ）において、磁気トンネル接合素子形成プロセスで、磁気トンネル接合素子の側壁に導電性膜などが形成されてしまうと、トンネルバリア層から素子側壁導電性膜へ、電流リークが発生する。電流リークを防止し、信頼性の高い磁気トンネル接合素子を用いたＭＲＡＭおよびその製造方法を提供することを目的とする。
【解決手段】
素子側壁導電性膜であるＴａＯ層６０の上面６０Ｕよりも、トンネルバリア層４２の下面４２Ｌの位置のほうが高く形成できるように、バッファ層３０上に磁気トンネル接合素子を形成する。そのために、バッファ層３０の膜厚と、トンネルバリア層下面位置４２Ｌと、磁気トンネル接合素子周辺に形成されたＴａＯ層６０の上面６０Ｕと、の関係をあらかじめ求めておき、当該関係に基づき、バッファ層３０の成膜膜厚を決定する。 （もっと読む）

【課題】 ＭＴＪ素子が配置される凹部の平面寸法は微細であるため、下層構造との位置合わせが困難である。
【解決手段】 基板の上に下部導電膜を形成する。下部導電膜の上に第１の絶縁膜を形成する。第１の絶縁膜に、下部導電膜まで達する開口を形成する。開口内の下部導電膜の上、及び第１の絶縁膜の上に、磁化自由層とトンネル絶縁膜と磁化固定層とを有するＭＴＪ積層膜を堆積させる。ＭＴＪ積層膜の上に上部電極を形成する。第１の絶縁膜の上に堆積しているＭＴＪ積層膜を除去することにより、開口内に残ったＭＴＪ積層膜からなるＭＴＪ素子を形成する。第１の絶縁膜の少なくとも一部、及び下部導電膜の一部を除去することにより、ＭＴＪ素子の下に下部導電膜からなる下部電極を形成する。 （もっと読む）

【課題】記憶素子の下にあるコンタクトプラグの上面の平坦性を改善し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、半導体基板上に設けられた複数のスイッチングトランジスタと、隣接する２つのスイッチングトランジスタ間に埋め込まれ、該隣接する２つのスイッチングトランジスタの各ゲートから絶縁されかつ該隣接する２つのスイッチングトランジスタのソースまたはドレインに電気的に接続され、上面がスイッチングトランジスタの上面よりも高い位置にあるコンタクトプラグと、コンタクトプラグの上面上に設けられ、データを記憶する記憶素子と、記憶素子上に設けられた配線とを備えている。 （もっと読む）

【課題】記憶素子の下にあるコンタクトプラグの上面の平坦性を改善し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板と、半導体基板上に設けられた複数のスイッチングトランジスタと、隣接する２つのスイッチングトランジスタ間に埋め込まれ、該隣接する２つのスイッチングトランジスタの各ゲートから絶縁されかつ該隣接する２つのスイッチングトランジスタの拡散層に電気的に接続されたコンタクトプラグと、コンタクトプラグ上に形成され、上面がスイッチングトランジスタの上面よりも高い位置にある上部コネクタと、上部コネクタの上面上に設けられ、データを記憶する記憶素子と、記憶素子上に設けられた配線とを備えている。 （もっと読む）

【課題】 製造コストおよびプロセス歩留りの改善が可能となる、抵抗変化素子を含む半導体記憶装置を提供すること。
【解決手段】 第１の方向に並んで設けられた第１および第２のＭＯＳＦＥＴと、前記第１および第２のＭＯＳＦＥＴの上方に設けられ下端が前記第１および第２のＭＯＳＦＥＴのドレインに接続された第１の抵抗変化素子と、第１の方向に並んで設けられた第３および第４のＭＯＳＦＥＴと、前記第３および第４のＭＯＳＦＥＴの上方に設けられ下端が前記第３および第４のＭＯＳＦＥＴのドレインに接続された第２の抵抗変化素子と、前記第１および第２のＭＯＳＦＥＴのソースに接続され第１の方向に延びる第１の配線と、前記第３および第４のＭＯＳＦＥＴのソースに接続され第１の方向に延びる第２の配線と、前記第１の抵抗変化素子の上端と前記第２の抵抗変化素子の上端とを接続する上部電極と、前記上部電極に接続され第１の方向に延びる第３の配線とを備える。 （もっと読む）