【課題】書き込み電流を低減する。
【解決手段】本発明の例に関わる磁気メモリは、磁化が可変な磁性層１１と、磁化が固定された磁性層１３と、中間層１２と、膜面に対して平行方向の磁化が可変な磁性層１５とを有する磁気抵抗効果素子１と、絶縁膜を介して磁気抵抗効果素子１の側面上に設けられ、磁性層１５の端部から発生する磁場を収束する磁性層１６と、を有する。 （もっと読む）

【課題】デバイスの温度が上昇しても、安定的に動作する不揮発磁気薄膜メモリ装置の記録方法を提供する。
【解決手段】不揮発磁気薄膜メモリ装置は、基板と、その基板上に磁気抵抗効果素子を有するメモリセルが二次元状に配されたメモリセルアレイとを有している。不揮発磁気薄膜メモリ装置への情報の記録を行なう前に、メモリセルに情報の試し書きを行ない、試し書きの記録を確認した後、正規のデータを記録する。 （もっと読む）

【課題】磁気抵抗素子への不純物の侵入や応力の負荷を抑制し、低い駆動電力で高精度に作動する半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置は、主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面上に位置する磁気抵抗素子ＭＲＤとを備えている。その他、保護層ＩＩＩと、配線ＢＬと、第１上部電極ＵＥＬ１と、第２上部電極ＵＥＬ２とを備えている。保護層ＩＩＩは、磁気抵抗素子ＭＲＤの側面を覆うように配置されている。配線ＢＬは、上記磁気抵抗素子ＭＲＤの上部に位置する。第１上部電極ＵＥＬ１は、上記磁気抵抗素子ＭＲＤ上に、平面視における大きさが磁気抵抗素子ＭＲＤと実質的に同じであるものが配置されている。第２上部電極ＵＥＬ２は、上記第１上部電極ＵＥＬ１上にて、上記第１上部電極ＵＥＬ１と電気的に接続されており、平面視における大きさが第１上部電極ＵＥＬ１より大きい。 （もっと読む）

【課題】本発明は半導体素子の製造方法を提供すること。
【解決手段】基板上に下地膜を形成する。前記下地膜上に犠牲膜を形成する。前記犠牲膜をパターニングして前記下地膜の所定領域を露出させる開口部を形成する。前記開口部内にマスク膜を形成する。前記マスク膜の一部または全部を酸化させて酸化物マスクを形成する。前記犠牲膜を除去する。前記酸化物マスクをエッチングマスクとして用いて前記下地膜をエッチングして下地膜パターンを形成する。 （もっと読む）

【課題】垂直磁気トンネル接合構造体並びにそれを含む磁性素子、及びその製造方法を提供することである。
【解決手段】本発明の垂直磁気トンネル接合は、上部磁性層及び下部磁性層のうちいずれか１層の磁性層に自由層を含み、トンネリング層と自由層との間に、分極強化層と交換遮断層とが積層されており、該交換遮断層は、非晶質の非磁性層であり、該分極強化層は、Ｆｅ層、体心立方（ｂｃｃ）構造を有するＦｅ系合金層、ＣｏＦｅＢ系非晶質合金層、Ｌ２１型ホイスラ（Ｈｅｕｓｌｅｒ）合金層及びそれらの複合層のうちいずれか１層であり、該非晶質非磁性層は、ジルコニウム・ベース非晶質合金層、チタン・ベース非晶質合金層、パラジウム・ベース非晶質合金層、アルミニウム・ベース非晶質合金層及びそれらの複合層のうちいずれか１層であり、また該非晶質非磁性層は、全体的には非晶質であるが、局所的にはナノ結晶構造を有するものでありうる。 （もっと読む）

【課題】ＭＲＡＭのメモリセル面積を縮小化する。
【解決手段】メモリセル８０は、四角柱形状の素子形成領域１００にメモリトランジスタＴＲ１乃至３とＴＭＲ素子ＴＭＲ１が設けられた３Ｔ１Ｊ型の３次元構造のメモリセルである。メモリトランジスタＴＲ１のゲート電極５ａが素子形成領域１００の側面のＡ面及びＢ面に形成される。メモリトランジスタＴＲ２はメモリトランジスタＴＲ１の上部に設けられ、ゲート電極５ｂが素子形成領域１００の側面のＢ面及びＣ面に形成される。メモリトランジスタＴＲ３はメモリトランジスタＴＲ２の上部に設けられ、ゲート電極５ｃが素子形成領域１００の側面のＣ面に形成される。ＴＭＲ素子ＴＭＲ１は素子形成領域１００上部に設けられる。Ｂ面のゲート電極５ａ及びゲート電極５ｂによりチャネル形成領域ＣＨ１が形成され、Ｃ面のゲート電極５ｂ及びゲート電極５ｃによりチャネル形成領域ＣＨ２が形成される。 （もっと読む）

【課題】スピン注入型磁気ランダムアクセスメモリに関し、同じ面積でスイッチング電流Ｉcの小さなＭＴＪを用いてＭｕｌｔｉ−ｌｅｖｅｌｃｅｌｌ構造を構成するメモリを提供する。
【解決手段】フィルター層２２，３２が強磁性層２３，３３／非磁性層２４，３４／強磁性層２５，３５からなる反強磁性結合構造を有するとともに互いに異なったスイッチング電流特性を有する強磁性トンネル接合素子２１，３１を直列に複数個積層し、且つ、前記各強磁性トンネル接合素子２１，３１の平面面積を同じにする。 （もっと読む）

【課題】容易に抵抗を調節することができ、高集積化が可能な導電構造物を含む半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、基板上に配置され、基板の導電領域を露出させる開口部を含む絶縁膜と、開口部内に配置されるバリア膜パターンと、バリア膜パターン上に配置され、開口部の外部に延長される酸化された部分及び開口部内に位置する酸化されなかった部分を含む導電パターンと、を具備し、導電パターンの幅がバリア膜パターンの厚さによって決定される。 （もっと読む）

【課題】磁性物質又は相変化物質を含む半導体素子のパターン構造物の形成方法を提供する。
【解決手段】基板上に、磁性物質又は少なくとも３つの元素を含む合金からなった相変化物質のいずれか一つの物質を含むエッチング対象膜を形成する段階と、少なくともアンモニア（ＮＨ_３）ガスを含むエッチングガスを使って前記エッチング対象膜をプラズマ反応性エッチングすることによってパターン構造物を形成する段階とを有する。 （もっと読む）

【課題】 スピン注入磁化反転を用いたメモリセルの読み出しディスターブを防ぎ、大電流で高速に読み出す。
【解決手段】 複数のワード線ＷＬと、複数のビット線ＢＬと、複数のメモリセルＭＣと、選択されたメモリセルから情報を読み出す読み出し回路ＳＡ，ＬＡと、読み出し回路ＳＡ，ＬＡが読み出した情報に基づいて、選択されたメモリセルに書き換えを行う書き換え回路ＷＤ１，ＷＤ２とを有し、読み出し回路ＳＡ，ＬＡが選択されたメモリセルから情報を読み出す期間は、書き換え回路ＷＤ１，ＷＤ２が読み出し回路ＳＡ，ＬＡが読み出した情報に基づいて選択されたメモリセルに情報を書き込む期間より短い。 （もっと読む）

磁気メモリを提供する方法およびシステムについて記載する。本方法およびシステムは、メモリアレイタイル(MAT)、中間回路要素、グローバルビット線、グローバルワード線、およびグローバル回路要素を提供することを含む。各MATは、磁気記憶セル、ビット線、およびワード線を含む。磁気記憶セルはそれぞれ、少なくとも1つの磁気素子および少なくとも1つの選択デバイスを含む。磁気素子は、磁気素子を通して駆動される書込み電流を使ってプログラム可能である。ビット線およびワード線は、磁気記憶セルに対応する。中間回路要素は、MAT内の読取りおよび書込み動作を制御する。各グローバルビット線は、複数のMATの第1の部分に対応する。各グローバルワード線は、MATの第2の部分に対応する。グローバル回路要素は、読取りおよび書込み動作のために、グローバルビット線の一部およびグローバルワード線の一部を選択し駆動する。
（もっと読む）

【課題】磁気抵抗素子の短絡不良等が軽減される半導体装置と、その製造方法とを提供する。
【解決手段】メモリセルが形成される層間絶縁膜３３において、磁気抵抗素子５１が形成されるメモリセル領域Ｍに位置する層間絶縁膜３３の部分の上面の位置が、周辺領域Ｐに位置する層間絶縁膜３３の部分の上面の位置よりも低く形成されている。磁気抵抗素子５１を覆うように、層間絶縁膜４０が形成されている。その層間絶縁膜４０に、磁気抵抗素子に電気的に接続されるビット線４１が形成されている。磁気抵抗素子５１の直下にディジット線３１が形成されている。 （もっと読む）

【課題】大容量化が可能な磁気記憶装置を提供する。
【解決手段】第１方向に形成されたアクティブエリア１１と、アクティブエリア１１上に形成され、抵抗値の変化によってデータを記憶するＭＴＪ素子１２と、ＭＴＪ素子１２の両側のアクティブエリア１１上に、第１方向と直交する第２方向に形成されたセルトランジスタＴ１，Ｔ２のゲート電極（ワード線ＷＬ）とを備える。さらに、ゲート電極のＭＴＪ素子１２と反対側のアクティブエリア１１上に形成されたビット線コンタクト１３と、ＭＴＪ素子１２に接続され、第１方向に形成されたビット線ＢＬと、ビット線コンタクト１３に接続され、第１方向に形成されたビット線ｂＢＬとを備える。ＭＴＪ素子１２とビット線コンタクト１３がゲート電極を間に挟んで交互に配置されている。 （もっと読む）

【課題】不良が発生した記憶素子から情報を読み出す場合に、書き込まれるべき情報を正しく読み出すこと。
【解決手段】ＳｐＲＡＭ１は、１ビットの情報を記憶する記憶素子２と、記憶素子２に書き込まれた情報を読み出すセンスアンプ１０を備える。センスアンプ１０は、所定の単位数の記憶素子２を有する記憶ブロックの内、特定の１個の記憶素子２を反転フラッグ素子として定める。そして、センスアンプ１０は、反転フラッグ素子に書き込まれた１ビットの情報が、“０”又は“１”の内、いずれかを示す第１の値である場合に、他の記憶素子２に書き込まれた所定の単位数−１ビットの情報をビット反転して読み出す。一方、反転フラッグ素子に書き込まれた１ビットの情報が、第１の値とは異なる第２の値である場合に、他の記憶素子２に書き込まれた所定の単位数−１ビットの情報をそのまま読み出す。 （もっと読む）

【課題】抵抗変化を情報として記録を行う不揮発性メモリにおいて、記録による情報記憶素子の破壊や寿命の短縮を抑えて長寿命で信頼性の高い記録を実現する。
【解決手段】抵抗変化を有する情報記憶素子に対して電気的に情報の記録を行う記録回路を含む不揮発性メモリの記録方法であって、上記記録回路は、情報記憶素子に対して当該記録回路の出力インピーダンスが情報記憶素子の低抵抗状態の抵抗値よりも大きい状態で低抵抗状態の情報を記録する。また、上記記録回路は、情報記憶素子に対して当該記録回路の出力インピーダンスが情報記憶素子の高抵抗状態の抵抗値よりも小さい状態で高抵抗状態の情報を記録する。 （もっと読む）

【課題】少ない書き込み電圧から成る書き込み電流を印加することによって記憶層の磁化の向きを反転させることで、記憶素子の破壊を防ぎつつ、記憶素子に情報を記憶させる。
【解決手段】ＳｐＲＡＭ１は、磁性体の磁化状態により情報を記憶する記憶層と、記憶層に対して非磁性層を介して、磁化の向きが固定された磁化固定層と、を有し、記憶層及び磁化固定層の積層方向に流す書き込み電流を印加することによって、記憶層の磁化の向きが変化して、記憶層に情報が記憶される記憶素子２を備える。また、独立した２つ以上のパルス列から成る書き込み電圧で、記憶素子２に書き込み電流を供給する電圧制御部１１を備える。 （もっと読む）

磁気トンネル接合（ＭＴＪ）デバイスおよび製造方法を開示する。ある特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。このＭＴＪデバイスは、自由層およびスピントルク強化層を含む。スピントルク強化層は、ナノ酸化物層を含む。
（もっと読む）

磁気メモリセルは強磁性の自由層と強磁性のピン留めされた参照層とを有し、自由層と参照層との各々は平面外磁気異方性と平面外磁気配向とを有し、スピントルクによって切換え可能である。セルは、自由層に近接する強磁性のアシスト層を含み、アシスト層は約５００Ｏｅ未満の磁気異方性を有する。アシスト層は、平面内または平面外の異方性を有し得る。
（もっと読む）

メモリユニット（２００）であって、メモリユニットの第１の層において第１のトランジスタ領域に広がる第１のトランジスタ（２１０）と、メモリユニットの第２の層において第２のトランジスタ領域に広がる第２のトランジスタ（２２０）と、メモリユニットの第３の層において第１のメモリ領域に広がる第１の抵抗センスメモリ（ＲＳＭ）セル（２３０）と、メモリユニットの第３の層において、第２のメモリ領域に広がる第２のＲＳＭセル（２５０）とを含む。第１のトランジスタは第１のＲＳＭセルに電気的に結合され、第２のトランジスタは第２のＲＳＭセルに電気的に結合される。第２の層は第１の層と第３の層との間にある。第１のトランジスタおよび第２のトランジスタは、トランジスタ重畳領域を有する。第１のメモリ領域および第２のメモリ領域は、第１のトランジスタ領域および第２のトランジスタ領域を越えて延在しない。
（もっと読む）

【課題】磁気記憶素子の機能低下を抑制することのできる磁気記憶装置およびその製造方法を提供する。
【解決手段】磁気記憶装置は、磁化状態に基づいたデータを保持可能な磁気記憶素子ＭＭと、発生する磁界により磁気記憶素子の磁化状態を変化させることが可能なディジット線ＤＬおよびビット線ＢＬとを備えている。磁気記憶素子ＭＭは、ディジット線ＤＬとビット線ＢＬとの交差部分において、ディジット線ＤＬの上であってビット線ＢＬの下に配置されている。ディジット線ＤＬはこの交差部分において幅ＷＤＬを有しており、かつビット線ＢＬはこの交差部分において幅ＷＢＬを有している。幅ＷＤＬは磁気記憶素子ＭＭの幅ＷＭＭ１よりも大きく、かつ幅ＷＢＬは磁気記憶素子ＭＭの幅ＷＭＭ２よりも小さい。 （もっと読む）