【課題】製造コストの低減及び動作特性の向上が可能な抵抗変化型メモリを提供する。
【解決手段】本発明の例に関わる抵抗変化型メモリは、第１の方向に延在するビット線ＢＬ１と、第２の方向に延在するビット線ｂＢＬ１，ｂＢＬ２と、ワード線ＷＬ１，ＷＬ２と、制御端子がワード線ＷＬ１に接続され、電流経路の一端が第２のビット線ｂＢＬ１に接続される選択トランジスタＳＴ１と、制御端子がワード線ＷＬ２に接続され、電流経路の一端がビット線ｂＢＬ２に接続され、電流経路の他端が選択トランジスタＳＴ１の他端と共有ノードＮ１をなす選択トランジスタＳＴ２と、一端がビット線ＢＬ１に接続され、他端が共有ノードＮ１に接続される抵抗変化型記憶素子１０と、を備える。 （もっと読む）

【課題】可変抵抗素子の特性バラツキを低減することで、動作マージンを大きくすることが可能な半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、メモリ領域に配置され、かつ抵抗値の変化に応じてデータを記憶し、かつ第１の配線ＳＬに一端が電気的に接続され、第２の配線に他端が電気的に接続された複数の可変抵抗素子２３と、メモリ領域に配置され、かつ可変抵抗素子２３と同じ材料からなり、かつ電気的に絶縁された複数のダミー素子２８とを含む。ＭＴＪ素子２３及びダミー素子２８を合わせた素子アレイは、格子状の密集パターンを有している。すなわち、ＭＴＪ積層膜を加工する際のレジストパターンを格子状の密集パターンによって形成する。そして、このレジストパターンを用いてＭＴＪ積層膜を加工することで、ＭＴＪ素子２３とダミー素子２８とを合わせた素子アレイを格子状の密集パターンに配置する。 （もっと読む）

【課題】低コストでホイスラー合金の規則化を促進させ、高い磁気抵抗効果を実現すること。
【解決手段】下地層１１に自由磁化層１２、非磁性層１３、固定磁化層１４、反強磁性層１５および保護層１６を積層した積層構造を有する磁気抵抗効果素子１において、自由磁化層１２を固定磁化層１４のうち少なくともいずれか１層をホイスラー合金で形成し、下地層、非磁性層１３、保護層１６のうち少なくとも１層をＢ２規則化構造の合金層で形成する。 （もっと読む）

【課題】スピン注入型の磁気ランダムアクセスメモリに関し、より小さいサイズのメモリセル選択トランジスタで効率的な書き込みが可能な磁気ランダムアクセスメモリを提供する。
【解決手段】ビット線２４、接続導体層２５及びＭＴＪ素子３０が形成された層間絶縁膜２２上には、層間絶縁膜２６が形成されている。層間絶縁膜２６には、接続導体層２５に接続されたプラグ２７と、ＭＴＪ素子３０に接続されたプラグ２８とが埋め込まれている。層間絶縁膜２６上には、プラグ２７とプラグ２８とを電気的に接続する局所内部配線２９が形成されている。これにより、ＭＴＪ素子３０のフリー層側は、プラグ２８、局所内部配線２９、プラグ２７、接続導体層２５、プラグ２３、接続導体層２１、及びプラグ１９を介して、ｎ型ドレイン領域１６に電気的に接続されている。 （もっと読む）

【課題】磁気抵抗変化素子を備えたメモリセルに記憶された２値の情報を適切に読み出すことができる半導体記憶装置等を提供する。
【解決手段】記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイ５１と、参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイ５３と、前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段５６と、が設けられている。更に、前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段５５と、前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段５４と、が設けられている。 （もっと読む）

磁気トンネル接合セルとも称される、磁気スピントルクメモリセルは、関連した強磁性層についての、ウェハ平面に垂直に揃えられた、または「面外」の磁気異方性（すなわち、ゼロ磁場およびゼロ電流における磁化方向）を有する。メモリまたは磁気接合セルは、強磁性自由層と、第１の固定基準層と、第２の固定基準層を有し、各々は、基板に対して垂直な磁気異方性を有する。自由層は、スピントルクによって、第１の方向から反対の第２の方向へ切換可能な、基板に垂直な磁化方向を有する。
（もっと読む）

磁気トンネル接合デバイスおよび製造方法が開示される。特定の実施形態では、方法は、磁気トンネル接合構造のフリー層（１１０）上にキャップ材料（１１２）を堆積させてキャップ層を形成するステップと、キャップ材料の一部分を酸化して酸化された材料の層を形成するステップを含む。
（もっと読む）

ＳＴＴ‐ＭＲＡＭのソースローディング効果を低減するシステム及び方法が開示される。特定の実施形態では、本方法は、メモリセルの安定動作を可能にする磁気トンネル接合（ＭＴＪ）構造のスイッチング電流比を決定することを含む。メモリセルは、アクセストランジスタに直列に結合されたＭＴＪ構造を含む。本方法は、ＭＴＪ構造の自由層に入射するオフセット磁場を変更することも含む。変更されたオフセット磁場によって、ＭＴＪ構造がそのスイッチング電流比を示すようにする。
（もっと読む）

【課題】磁気抵抗効果素子の信頼性の向上と素子の微細化を両立する。
【解決手段】本発明の例に関わる磁気抵抗効果素子は、下部電極２０上に設けられる第１の強磁性層１１と、強磁性層１１上に設けられるトンネルバリア層１２と、トンネルバリア層１２上に設けられる第２の強磁性層１３と、強磁性層１３上に設けられる上部電極２１と、具備し、上部電極２１は六角形状の断面形状を有し、上部電極２１の最大寸法Ｗａが、トンネルバリア層１２の寸法Ｗｃよりも大きい。 （もっと読む）

【課題】パターンの合わせずれを抑制する。
【解決手段】磁気ランダムアクセスメモリの製造方法は、下部電極９上に磁気抵抗効果素子の磁性材１０を形成する工程と、磁性材上に上部電極１４を形成する工程と、上部電極上にナノインプリントリソグラフィ用のレジストを塗布する工程と、磁気抵抗効果素子及び下部電極の第１のパターンが作り込まれた第１のテンプレート２０又は磁気抵抗効果素子及び上部電極の第２のパターンが作り込まれた第２のテンプレートをレジストに接触させて硬化させることで、レジストに第１のパターン又は第２のパターンを形成する工程と、第１のパターンを有するレジストを用いて磁性材及び下部電極を一括でパターニングする、又は、第２のパターンを有するレジストを用いて磁性材及び上部電極を一括でパターニングする工程とを具備する。 （もっと読む）

【課題】磁気メモリ装置のメモリセルを縮小化する。
【解決手段】ＭＴＪ素子と選択トランジスタとが直列接続された１Ｔ１ＭＴＪメモリセルでは、ＭＴＪ素子に流す電流の向きによって選択トランジスタの電流駆動能力が異なることに鑑み、電流駆動能力の低い方でＭＴＪ素子に流される書き込み電流が、電流駆動能力の高い方でＭＴＪ素子に流される書き込み電流より小さくなるように、ＭＴＪ素子の特性を調整することで、より小さなサイズの選択トランジスタが使用できるようにする。 （もっと読む）

【課題】高速動作が可能なロジック回路とＭＲＡＭを備えた半導体記憶装置を提供する。
【解決手段】第１ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ａが形成されている。ソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｂが形成されている。コンタクトプラグ１６Ａ上には第１配線層Ｍ１Ａが形成されている。磁気抵抗効果素子１９は、コンタクトプラグ１６Ｂ上の、第１配線層Ｍ１Ａと半導体基板面から同じ高さの層に配置されている。第２ＭＯＳ型トランジスタのソース領域またはドレイン領域上の層間絶縁膜１５Ａ内にはコンタクトプラグ１６Ｃが形成されている。そして、第１配線層Ｍ１Ｂは、コンタクトプラグ１６Ｃ上の、第１配線層Ｍ１Ａ及び磁気抵抗効果素子１９と半導体基板面から同じ高さの層に配置されている。 （もっと読む）

【課題】垂直磁化型の記録層における磁化容易軸をより確実に垂直方向に向かせ得る構成、構造を有する不揮発性磁気メモリ装置を提供する。
【解決手段】不揮発性磁気メモリ装置は、（Ａ）磁化容易軸が垂直方向を向いている記録層５３を有する積層構造体５０、（Ｂ）積層構造体５０の下部に電気的に接続された第１の配線４１、並びに、（Ｃ）積層構造体５０の上部に電気的に接続された第２の配線４２から成る磁気抵抗効果素子を備えており、積層構造体５０の側面に近接して、記録層５３を構成する材料のヤング率よりも高い値のヤング率を有する高ヤング率領域１７１が配置されている。 （もっと読む）

【課題】高集積の磁気抵抗メモリ素子に必要な選択トランジスタの電流駆動能力をフローティングボディー効果によって向上させた磁気抵抗メモリセル、これを含む磁気抵抗メモリ素子及びその動作方法を提供する。
【解決手段】磁気抵抗メモリセルは、磁気トンネル接合素子及び選択トランジスタを含む磁気抵抗メモリセルであり、選択トランジスタは、第１導電型の半導体層１０１；半導体層１０１上にゲート絶縁膜２２を介して形成されたゲート電極２０；半導体層１０１内に相互離隔して形成され、第２導電型を持つ第１及び第２拡散領域４０；を含む。ここで、第１及び第２拡散領域４０の間の半導体層１０１の一部が電気的にフローティングされたボディー領域１０３に形成される。本発明によれば、フローティングボディー効果を利用した高性能の選択トランジスタを適用することで、磁気抵抗メモリ素子の高集積化を達成することができる。 （もっと読む）

【課題】ＭＲＡＭデバイスを含む半導体装置において、外部磁界に対する耐性を向上させることにより、ＭＲＡＭデバイスのデータ保持特性の向上を図ることができる技術を提供する。
【解決手段】ダイパッドＤＰ上にダイアタッチフィルムＤＡＦ１を介して磁気シールド材ＰＭ１を配置する。そして、この磁気シールド材ＰＭ１上にダイアタッチフィルムＤＡＦ２を介して半導体チップＣＨＰを搭載する。さらに、半導体チップＣＨＰ上にダイアタッチフィルムＤＡＦ３を介して磁気シールド材ＰＭ２を配置する。つまり、半導体チップＣＨＰは、磁気シールド材ＰＭ１と磁気シールド材ＰＭ２で挟まれるように配置する。このとき、磁気シールド材ＰＭ２の平面的な面積は、磁気シールド材ＰＭ１の平面的な面積よりも小さくなっているが、磁気シールド材ＰＭ２の厚さは、磁気シールド材ＰＭ１の厚さよりも厚くなっている。 （もっと読む）

【課題】 簡便で自己整合な方法で形成されたボーダレスコンタクトを有する半導体装置の製造方法を提供する。
【解決手段】 基板上に第１絶縁層を形成する工程と、第１絶縁層の上に素子を形成する工程と、第１絶縁層の上に、素子を覆う第２絶縁層を形成することで、素子の上に第２絶縁層の突出部を形成する工程と、第２絶縁層の上に上面が平坦なレジスト層を形成する工程と、第２絶縁層の突出部が露出するまでレジスト層を削除する工程と、レジスト層をマスクとして素子の上面が露出するまで第２絶縁層をエッチングする工程と、を含み、第２絶縁層及び素子上に配線層を形成する工程を更に備える。 （もっと読む）

【課題】準安定状態への遷移確率を減らし、注入電流の広い範囲にわたって安定な磁化反転を実現する。
【解決手段】抵抗変化型のメモリセルＭＣと、複数のパルスからなる書き込みパルス（電流値：Ｉ_z）と、書き込みパルスのパルス間レベルを規定するオフセットパルス（電流値Ｉ_z0）との合成パルスを発生し、発生した合成パルスをメモリセルＭＣに書き込み時に与える駆動回路と、を有する。 （もっと読む）

【課題】準安定状態への遷移確率を減らし、注入電流の広い範囲にわたって安定な磁化反転を実現する、スピントランスファ効果を利用してデータの書き込みを行う抵抗変化型メモリデバイスを提供する。
【解決手段】抵抗変化型のメモリセルＭＣ内に、記憶層磁化５３の向きが反転可能な記憶層１６を含み接続プラグ３１上に形成された磁性層１２,１４,１６を含むトンネル磁気抵抗効果素子１の積層体を有し、積層体の各層の中心を結ぶ線が、当該積層体が形成された接続プラグ３１の上面と垂直な方向から斜めに傾いている。 （もっと読む）

【課題】ユニットセルの選択用のワードラインとは別個に磁気抵抗素子の書き込み用のワードラインを設けることなく、選択トランジスタ上に磁気抵抗素子が積層された半導体記憶装置を提供する。
【解決手段】不純物層１２、チャネル層１３および不純物層１６を支柱状に半導体基板１１上に順次積層し、チャネル層１３の周囲を取り巻くようにゲート絶縁膜１４を介してゲート電極１５を配置することで選択トランジスタ３１を構成し、磁性層１７、非磁性層１８および磁性層１９を不純物層１６上に順次積層することで、選択トランジスタ３１上にスピン注入磁化反転素子３２を形成する。 （もっと読む）

【課題】非磁性層を挟む２つの磁性層間のショートを防ぎつつ、素子形状のばらつきを低減する。
【解決手段】磁気メモリは、基板２０上に設けられた層間絶縁層２６と、層間絶縁層２６上に設けられた導電性の下地層１１と、下地層１１上に設けられ、かつ２つの磁性層１２、１３と、これらに挟まれた非磁性層１３とを有する磁気抵抗素子とを含む。下地層１１のエッチングレートは、各磁性層のそれよりも低い。 （もっと読む）