磁気トンネル接合デバイスおよび製造
磁気トンネル接合デバイスおよび製造方法が開示される。特定の実施形態では、方法は、磁気トンネル接合構造のフリー層（１１０）上にキャップ材料（１１２）を堆積させてキャップ層を形成するステップと、キャップ材料の一部分を酸化して酸化された材料の層を形成するステップを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスおよび製造に関し、特に、キャップ層を組み込んだＭＴＪ構造に関する。
【背景技術】
【０００２】
ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ）の作成に使用することができる。ＭＴＪ素子は、ピン層、磁気トンネルバリア、およびフリー層を通常含んでおり、ビット値はフリー層中の磁気モーメントにより表される。ＭＴＪ素子に保存されるビット値は、ピン層が有する固定された磁気モーメントの向きに対する、フリー層の磁気モーメントの向きにより決定される。ピン層の磁化は固定されているが、一方フリー層の磁化は切り換えることができる。
【０００３】
ＭＴＪ素子を電流が通過すると、電流が閾値、すなわち臨界スイッチング電流（Ｉｃ）を超えた場合、フリー層の磁化の方向を変化させることができる。Ｊ．Ｓｌｏｎｅｃｚｅｗｓｋｉによるスピントルクトランスファーモデルによれば、Ｉｃは有効減衰定数（α）、飽和磁化（Ｍｓ）およびフリー層の厚さ（ｔｆｒｅｅ）に比例し、すなわちＩｃ〜αＭｓｔｆｒｅｅである。臨界スイッチング電流を低くすると、ＳＴＴ−ＭＲＡＭ技術の電力消費とチップ面積の低減が可能になるが、これはα、Ｍｓ、ｔｆｒｅｅを低減することで達成できる。とりわけ、αを低減してもＭＴＪの熱安定性（ＥＢ）は低下しないことがあるが、ＥＢ〜ＭＳｔｆｒｅｅであるため、ＭＳおよびｔｆｒｅｅを小さくするとＥＢは悪化する可能性がある。一般に、フリー層のような薄い強磁性金属膜の有効減衰定数は、膜の厚さと、周囲層の組成に大きく影響されうる。特に、フリー層に隣接する非磁性金属は、スピンポンピング効果によって、有効減衰定数を大きく増大させることがある。従来のＭＴＪ膜構造は、フリー層の上にキャップ層を有することがあり、ＭＴＪ膜の蒸着に続くその後の製造プロセスのステップから、ＭＴＪ膜を保護できる。Ｓｉ ＣＭＯＳプロセスに適合する非磁性金属（例えば、ＴａまたはＴａＮ）が、キャップ層として使用されてきた。
【０００４】
フリー層の有効減衰定数は、通常、フリー層に対応するバルク材料の本来の減衰定数よりも大きく、それは、フリー層から離れることができる自由電子との交換結合に起因する、フリー層の磁化からの角運動量の損失を表す減衰成分を含むためである。この「スピンポンピング」効果により、フリー層の磁気モーメントの方向を変えるのに必要な電流の量がより大きくなる。スピンポンピング効果を抑制することで、ＭＴＪデバイスの臨界スイッチング電流密度を低減することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
キャップ層からのスピンポンピング効果を抑制し、αを低減するために、キャップ層のための様々な材料および方法が研究されてきた。例として、「二重ＭｇＯ」ＭＴＪ構造が提案されている。二重ＭｇＯ ＭＴＪ構造は、フリー層の上にＲＦスパッタリングされたＭｇＯを組み込むことにより、低い臨界スイッチング電流（約０．５２ＭＡ／ｃｍ２）を示したが、これはスピンポンピング効果が低減したことによるものである。しかし、ＭｇＯ層を追加することで抵抗面積積（ＲＡ）が増大して磁気抵抗（ＭＲ）が劣化し、これはＳＴＴ−ＭＲＡＭのビットセルの動作マージンを確保する上で一般に望ましくない。したがって、ＲＡおよびＭＲを犠牲にすることなくスピンポンピング効果を抑制する、より現実的な方法が、ＳＴＴ−ＭＲＡＭデバイスの適切な書き込みおよび読み出し性能を保証することを助ける上で、有益であろう。
【課題を解決するための手段】
【０００６】
ＭＴＪデバイスのフリー層に隣接するキャップ層を、金属層および金属酸化物層で形成することができる。金属酸化物を含むキャップ層は、スイッチング電流密度を低減することができ、金属層は磁気アニーリングステップ中に酸化物層からの酸素の拡散を防ぐことができ、それによりＭＲの低下を防ぐことができる。さらに、高品質の金属／金属酸化物キャップ層は、スピン分極電子の二重バリアを通るコヒーレントトンネル現象を実現することにより、ＲＡを増大させないことが可能である。
【０００７】
特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはバリア層、フリー層、およびキャップ層を含む。フリー層は、バリア層とキャップ層の間に位置する。キャップ層は、第１の金属部分と、酸化された金属部分を含む。
【０００８】
別の特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはフリー層、フリー層に隣接するバリア層、およびフリー層に隣接するキャップ層を含む。キャップ層は、第１の材料の第１の層、第２の材料の第２の層、およびバッファ層を含む。第２の材料は、第１の材料の酸化物を含む。
【０００９】
別の特定の実施形態では、臨界スイッチング電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段を含む装置が開示される。装置は、バリアを通る伝導電子の量子力学的トンネル効果によって、上記の保存する手段に十分な伝導電子を与えるのに、十分薄いトンネルバリア手段も含む。装置はさらに、スピンポンピング効果を低減するためのキャップ手段を含む。キャップ手段は、第１の金属部分および酸化された金属部分を含む。保存する手段は、トンネルバリア手段とキャップ手段の間に位置する。
【００１０】
別の特定の実施形態では、ＭＴＪ構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するステップを含む方法が開示される。この方法は、キャップ材料の一部分を酸化して酸化材料の層を形成するステップも含む。
【００１１】
別の実施形態では、方法は、バリア層を形成するステップ、フリー層を形成するステップ、およびキャップ層を形成するステップを含む。バリア層はフリー層に隣接し、キャップ層はフリー層に隣接する。キャップ層は実質的に非磁性の材料の第１の層と、実質的に非磁性の材料の酸化物の第２の層を含む。
【００１２】
開示された実施形態の少なくとも１つにより実現される１つの特定の利点は、酸化物キャップ層を含まないＭＴＪデバイスと比較して有効減衰定数を低減することによりスイッチング電流密度を低減しつつ、同時に、酸化物のみのキャップ層を使用するＭＴＪデバイスと比較して、ＭＴＪの磁気抵抗（ＭＲ）を増大させ、抵抗面積積（ＲＡ）を低減することである。本開示の他の態様、利点、および特徴は、以下の項目、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体を検討した後で明らかになるだろう。
【図面の簡単な説明】
【００１３】
【図１】金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）デバイスを含むスピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の例示的な実施形態を示す図である。
【図２】薄い金属バッファ／金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）構造を含むメモリアレイの例示的な実施形態を示す図である。
【図３】磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。
【図４】磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。
【図５】磁気トンネル接合（ＭＴＪ）デバイスとともに用いる製造プロセスを例示するデータフロー図である。
【発明を実施するための形態】
【００１４】
図１を参照すると、スピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の第１の例示的な実施形態が図示されており、全体が番号１００で表されている。ＳＴＴ−ＭＲＡＭの素子１００は、磁気トンネル接合（ＭＴＪ）デバイス１０１を有するメモリセルと、基板１２６上のアクセストランジスタ１１６を含む。ＭＴＪデバイス１０１は、アクセストランジスタ電極１１４、シード層１０３、反強磁性（ＡＦＭ）ピン止め層１０４、ピン層１０６、トンネルバリア層１０８、フリー層１１０、キャップ層１１２、およびビット線１１８に結合されたビット線アクセス電極１０２を含む。アクセストランジスタ電極１１４は、アクセストランジスタ１１６のドレイン領域１３０に結合される。アクセストランジスタ１１６はワード線１１９によってゲート駆動され、ソースコンタクト１２０に結合されたソース領域１３２を有する。
【００１５】
シード層１０３は、アクセストランジスタ電極１１４と接触している。シード層１０３は、ＭＴＪ膜の堆積のための表面を提供し、いくつかの異なる層からなっていてもよい。ＡＦＭピン止め層１０４は、シード層１０３と接触している。ＡＦＭピン止め層１０４は、ピン層１０６の磁気モーメント１２５の方向が特定の方向にピン止めされるようにする。ピン層１０６は、ＡＦＭピン止め層１０４と接触しており、強磁性材料からなっていてもよい。
【００１６】
トンネルバリア層１０８は、ピン層１０６と接触しており、フリー層１１０からピン層１０６を物理的に分離すると同時に、トンネルバリア層１０８を横切るの電子トンネリングによって、電流が流れるようにする。トンネルバリア層１０８は、非磁性材料からなっていてもよい。例示的な実施形態では、トンネルバリア層１０８は、酸化マグネシウム（ＭｇＯ）を含む。
【００１７】
フリー層１１０は、トンネルバリア層１０８と接触しており、基板１２６から距離ｄ１ １４０の場所に位置する。フリー層１１０は、ピン層１０６の磁気モーメント１２５と平行または逆平行の配向であってよい磁気モーメント１２４を有する。ピン層１０６は、基板１２６から距離ｄ２ １４２の場所に位置してもよく、ここで距離ｄ２ １４２は、距離ｄ１ １４０よりも短い。フリー層１１０の磁気モーメント１２４は、臨界スイッチング電流を超える電流によって書き込むことができ、臨界スイッチング電流よりも小さい電流を用いて読み出すことができる。例えば、読み出し電流は、読み出し時のじょう乱を防ぐため、臨界スイッチング電流よりもはるかに小さくてもよい。例示的な実施形態では、フリー層１１０は単一の強磁性層であってよい。別の例示的な実施形態では、フリー層１１０は合成した強磁性層であってもよい。
【００１８】
キャップ層１１２は、フリー層１１０と接触している。キャップ層１１２は、スピンポンピング効果を低減することによりフリー層１１０の有効減衰定数を低減するように構成されており、したがってＭＴＪデバイス１０１に実質的な直列抵抗を与えることなく、臨界スイッチング電流を低減する。キャップ層１１２は、金属部分１９０および酸化された金属部分１９２を含む。例えば、金属部分１９０は大部分がマグネシウム（Ｍｇ）（例えば、偶然または意図的に不純物を含むＭｇ）であってよく、酸化された金属部分１９２は大部分が酸化マグネシウム（ＭｇＯ）（例えば、偶然または意図的に不純物を含むＭｇＯ）であってよい。トンネルバリア層１０８は、マグネシウム（Ｍｇ）および酸化マグネシウム（ＭｇＯ）も含んでよく、ＳＴＴ−ＭＲＡＭ１００の素子の製造中、複数層に同一の材料を使用できるようにして、使用する材料の数を減らす。
【００１９】
例示的な実施形態において、キャップ層１１２は、マグネシウムを堆積させて全体の厚さ（ｔ）を有する金属層を形成し、次いで酸化プロセスを実行して酸化された金属部分１９２を形成することによって形成される、ＭｇｘＭｇＯ１−ｘ傾斜層を含む。酸化プロセスは、得られるＭｇＯ層の厚さおよびばらつきを、他の堆積法による場合よりも、より信頼性が高くなるように制御するように設定されてもよい。例えば、キャップ層１１２の全体の厚さは１ナノメートルより小さくてもよく、酸化された金属部分１９２の厚さは、例えば、５オングストローム（０．５ｎｍ）、４オングストローム、３オングストローム、または他の任意の厚さであってもよい。
【００２０】
特定の実施形態では、酸化された金属部分１９２の材料は、スピンポンピング効果を低減する物理的特性を有してもよく、それによって、フリー層１１０の有効減衰定数を低減する。しかし、酸化された金属部分１９２の材料は、酸化物絶縁体を追加することで付加された直列抵抗のために、ＭＴＪデバイス１０１に高い抵抗を与える可能性がある。金属部分１９０の部分酸化によって金属酸化物層を形成することで、ＭＴＪデバイス１０１の抵抗は、二重ＭｇＯバリアを横切るスピン分極電子のコヒーレントトンネル現象によって、大きくは増大しないようにできる。同時に、酸化された金属部分１９２によるフリー層１１０の有効減衰定数の低減による有益な効果も、得ることができる。例えば、キャップ層１１２はＭＴＪデバイス１０１の直列抵抗を２００オーム以下だけ増大させる可能性があるが、同時に、臨界スイッチング電流密度を３０パーセント以上低減する。臨界スイッチング電流密度が小さくなることにより、デバイスの小型化、メモリアレイの高密度化、動作の低電力化、クロック周波数の向上、またはこれらの任意の組合せが実現できる。
【００２１】
金属部分１９０は、幅広く様々な種類の材料で形成することができる。例えば、特定の実施形態では、金属部分１９０はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、Ｍｇ、またはそれらの任意の組合せを含む。例えば、Ｈｆ、Ｚｒ、Ｍｇのような電気陰性度の低い元素は、磁気アニーリング中にフリー層１１０内で酸素を除去し、ＭＲを向上させることができる可能性がある。例を挙げると、Ｍｇはタンタル（Ｔａ）よりも電気陰性度が低く、Ｍｇキャップ層を有するＭＴＪは、Ｔａキャップ層を有する類似のＭＴＪよりも高いＭＲを示すことができる。したがって、キャップ層１１２の金属部分１９０におけるＭｇのような電気陰性度の低い元素は、ＭＲの維持または、ＭＲの向上の助けにもなる可能性がある。しかし、他の実施形態では、キャップ層はＨｆ、Ｚｒ、Ｍｇ、またはＨｆ、Ｚｒ、もしくはＭｇの任意の組合せを含まなくてもよく、代わりに他の材料を含んでもよい。
【００２２】
書き込み電流がＭＴＪデバイス１０１内を通過する方向は、フリー層１１０の磁気モーメント１２４がピン層１０６の磁気モーメント１２５に平行に配向されるか、反平行に配向されるかを決定する。例示的な実施形態では、データ値「１」は、ビット線アクセス電極１０２からアクセストランジスタ電極１１４へ第１の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して反平行に配向できる。データ値「０」は、アクセストランジスタ電極１１４からビット線アクセス電極１０２へ第２の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して平行に配向できる。
【００２３】
読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００で実行されるとき、読み出し電流はビット線アクセス電極１０２からソース１２０へ流れることができるか、または読み出し電流はソース１２０からビット線アクセス電極１０２へ流れることができる。特定の実施形態では、読み出し電流の方向は、どの方向が最大の読み出し信号をもたらすかに基づいて決定される。特定の実施形態では、読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００の素子で実行されるとき、読み出し電流はビット線（ＢＬ）１１８を介して、ビット線アクセス電極１０２からアクセストランジスタ電極１１４の方向に流れる。ＭＴＪデバイス１０１を通る読み出し電流は、磁気モーメント１２５および磁気モーメント１２４の相対的な方向に対応する抵抗を受ける。ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４に対して平行であるとき、読み出し電流は、ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４と反平行のときとは異なる抵抗を受ける。
【００２４】
したがって、ビットセルは、ＳＴＴ−ＭＲＡＭのようなメモリデバイスの素子として用いることができる。キャップ層１１２を使用することで、フリー層１１０の有効減衰定数は実質的に低減することができ、酸化物のみのキャップ材料を用いた場合ほど抵抗面積（ＲＡ）積を増大させることなく、かつ磁気抵抗（ＭＲ）を劣化させることなく、臨界スイッチング電流密度（ＪＣ）を低減する。実質的にＭＲを低減することなく、かつ実質的にＲＡを増大させることなくＪＣが低減する結果、より低電力での動作および熱の発生の低減が実現でき、より短い書き込みパルス長およびより高いクロック周波数での動作も可能とすることができる。
【００２５】
図２を参照すると、メモリシステムの別の例示的な実施形態が図示されており、全体が番号２００で表される。メモリシステム２００は、ＳＴＴ−ＭＲＡＭメモリアレイのようなメモリアレイ２８０を含み、メモリアレイ２８０は、代表的なメモリセル２８２、ならびにｈｉｇｈの論理値およびｌｏｗの論理値を保存する一対の代表的な参照セルを含む、複数のメモリセルを含む。センスアンプ２８４は参照セルからの出力に加えて、選択されたメモリセルからの出力を受け取るように結合される。センスアンプ２８４は、選択されたメモリセルに保存された値を示すアンプ出力２８６を作成するように構成される。
【００２６】
メモリセル２８２は、アクセストランジスタ２２８に結合されたＭＴＪ構造２０１を含む。ＭＴＪ構造２０１は、トップコンタクト２０２、キャップ層２１２、磁気モーメント２２４を有するフリー層２１０、トンネルバリア層２０８、ピン止めされた磁気モーメント２２５を有するピン層２０６、反強磁性（ＡＦＭ）ピン止め層２０４、シード層２０３、およびボトムコンタクト２１８を含む。アクセストランジスタ２２８はボトムコンタクト２１８に結合され、ワード線２３０およびソース線２３２に結合される。
【００２７】
トップコンタクト２０２は、ビット線２２２に対する第１の電気的な接触を与える。ＡＦＭピン止め層２０４は、ピン層２０６の磁気モーメント２２５の方向を固定する。ピン層２０６は、複数の層（図示せず）を含む合成のピン層であってもよい。トンネルバリア層２０８は、自由電子の接近を制限することができるが、フリー層２１０へのトンネル電流を可能にする。フリー層２１０は、臨界スイッチング電流を超えるスピン分極電流の印加によってプログラム可能な磁気モーメント２２４の方向として、データ値を保存することができる。フリー層２１０はトンネルバリア層２０８およびキャップ層２１２の間に位置し、トンネルバリア層２０８がフリー層２１０の第１の側に隣接し、キャップ層２１２がフリー層２１０の第２の側に隣接するようになっており、ここで上記の第２の側は上記の第１の側の反対側である。
【００２８】
キャップ層２１２はスピンポンピング効果を低減し、フリー層２１０の有効減衰定数を低減する。キャップ層２１２は、第１の材料の第１の層２９０および第２の材料の第２の層２９２を含む。特定の実施形態において、第１の材料は金属であり、第２の材料は第１の材料の酸化物である。例えば、第１の層２９０は金属層であってよく、第２の層２９２は酸化された金属層であってよい。キャップ層２１２は第３の層２９４も含んでよく、第３の層２９４は、薄い金属バッファ層であってよい。特定の実施形態では、第３の層２９４は非磁性の材料の層である。第３の層２９４は、高品質の酸化物を成長させるのに適切な表面を与えるように選択されてもよい。例示的な実施形態では、第１の層２９０の第１の材料は、大部分がマグネシウム（Ｍｇ）であり、第２の層２９２の第２の材料は、大部分が酸化マグネシウム（ＭｇＯ）である。
【００２９】
第１の層２９０は厚さｔ１を有していてもよく、フリー層２１０から第１の距離ｄ１の場所に位置してもよい。第２の層２９２は厚さｔ２を有していてもよく、フリー層２１０から第２の距離ｄ２の場所に位置してもよい。特定の実施形態では、第２の距離ｄ２は、第１の距離ｄ１よりも長い。キャップ層２１２は、第３の層２９４を含んでもよい。別の実施形態では、キャップ層２１２は第３の層２９４を含まなくてもよく、または１つもしくは複数の追加の層（図示せず）を含んでもよい。
【００３０】
特定の実施形態では、第１の層２９０および第２の層２９２は、全体の厚さｔまで材料（例えばＭｇ）の単一の層を堆積し、次いで材料を酸化することによって形成することができ、第１の層２９０の上に第２の層２９２を形成する。第２の層２９２は厚さｔ２を有していてもよく、第１の層２９０は厚さｔ１を有していてもよいが、ここでｔ１とｔ２の和は全体の厚さｔとほぼ等しい。代わりに、別の実施形態では、キャップ層２１２の１つまたは複数の層が高周波（ＲＦ）スパッタリングまたは他のタイプの製造プロセスによって形成されてもよい。
【００３１】
キャップ層２１２は、図１のキャップ層１１２の動作と実質的に同様の方法で、フリー層２１０の有効減衰定数を低減することができる。さらに、第１の材料は、第１の層２９０を含まないＭＴＪ構造と比較して、フリー層２１０と第２の層２９２の間の直列抵抗を低減するように選択され、かつ構成されてもよい。同様に、第３の層２９４の材料は、第１の層２９０の堆積に適切な表面を与えるように選択することができ、スピンフリップ散乱を低減し、他の物理的特性または物理的特性の任意の組合せをもたらすことができる。
【００３２】
図２に示されるメモリアレイ２８０は、代表的なメモリセル２８２に実質的に同様の複数のセルを含んでもよい。例示として、メモリアレイ２８０、または図１のＭＴＪデバイス１０１もしくは図２のＭＴＪ構造２０１を用いる他の任意のセルのアレイは、レベル２（Ｌ２）キャッシュまたは他のタイプの組み込みメモリのような、組み込みメモリ内に実装することができる。そのようなＭＴＪセルのアレイは、ＳＴＴ−ＭＲＡＭメモリとして実装することができ、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはフラッシュメモリ技術を用いるメモリアレイを置き換えることができる。
【００３３】
図３は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。例示的な実施形態では、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。特定の実施形態では、方法は、３０２においてシード層材料を堆積させてシード層を形成し、３０４においてシード層上に反強磁性（ＡＦＭ）材料を堆積させてＡＦＭ層を形成し、３０６においてＡＦＭ層上にピン層を形成し、３０８においてピン層上にバリア材料を堆積させてバリア層を形成し、３１０においてバリア層上にＭＴＪのフリー層を形成することによって磁気トンネル接合を形成するステップを含む。
【００３４】
続いて３１２で、キャップ材料が磁気トンネル接合構造のフリー層上に堆積されて、キャップ層を形成する。キャップ層の厚さは、１ナノメートルよりも薄くてよい。特定の実施形態では、キャップ材料はマグネシウムを含む。
【００３５】
３１４に進み、キャップ材料の一部を酸化し、酸化された材料（例えばＭｇＯ）の層を形成する。特定の実施形態では、キャップ材料を酸化することで、キャップ層がない場合のＭＴＪが有する臨界電流密度と比較して、ＭＴＪの臨界電流密度が低減する。
【００３６】
堆積するステップおよび酸化するステップは、製造機械を制御するように構成されたコンピュータのような、電子機器に組み込まれたプロセッサによって制御されうる。キャップ材料を酸化することで、酸化された材料の層の厚さは、ＲＦスパッタリングなどの材料を適用する他の技術による場合よりも、より正確に制御されうる。例えば、酸化された材料の層は、均一性を向上しつつ、４オングストロームより薄い厚さを有するように制御することができる。
【００３７】
図４は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。例示的な実施形態において、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。４０２では、ピン層が形成されうる。４０４に移り、バリア層が形成され、４０６において、フリー層が形成される。
【００３８】
続いて４０８で、キャップ層が形成され、ここでバリア層はフリー層と隣接し、キャップ層はフリー層と隣接する。キャップ層は実質的に非磁性の材料の第１の層および実質的に非磁性の材料の酸化物の第２の層を含む。特定の実施形態では、実質的に非磁性の材料はマグネシウム（Ｍｇ）を含み、酸化物は酸化マグネシウム（ＭｇＯ）を含む。
【００３９】
例えば、バリア層がフリー層の第１の側に隣接してもよく、キャップ層がフリー層の第２の側に隣接してもよい。ここで、第２の側は第１の側の反対側である。第１の層は第２の層よりもフリー層の近くに位置してもよく、そのため第１の層とフリー層の間の第１の距離が、第２の層とフリー層の間の第２の距離よりも短くなる。
【００４０】
他の実施形態では、図４の方法は図示されたものと異なる順序で実行されてもよい。例えば、キャップ層はフリー層の形成の前に形成されてもよい。代替的な実施形態では、形成されるＭＴＪデバイスは図１に示した構造とは反転した構造を有していてもよく、キャップ層がフリー層よりも基板に近く、フリー層がキャップ層よりも基板に近くてよい。
【００４１】
前述の開示されたデバイスおよび機能（例えば図１もしくは図２のデバイス、図３もしくは図４の方法、またはそれらの任意の組合せ）は、コンピュータ可読媒体に保存されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）で設計され、構成されることが可能である。そのようなファイルの一部または全ては、そのようなファイルに基づいてデバイスを製造する製造担当者に与えることができる。得られる製品には半導体ウェハが含まれ、半導体ウェハは次いで半導体のダイにカットされ、半導体チップにパッケージングされる。そして、半導体チップは電子機器において使用される。図５は、電子機器製造プロセス５００の特定の例示的な実施形態を示す。
【００４２】
物理的なデバイス情報５０２は、例えば研究用コンピュータ５０６において、製造プロセス５００で受け取られる。物理的なデバイス情報５０２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例えば、物理的なデバイス情報５０２は、研究用コンピュータ５０６に結合されたユーザーインターフェイス５０４を介して入力された、物理的パラメータ、材料特性、および構造の情報を含んでもよい。研究用コンピュータ５０６は、メモリ５１０のようなコンピュータ可読媒体に結合された１つまたは複数のプロセシングコアなどのプロセッサ５０８を含む。メモリ５１０はコンピュータ可読命令を保存することができ、コンピュータ可読命令は、プロセッサ５０８に、物理的なデバイス情報５０２を変換させ、ファイルフォーマットに適合させライブラリファイル５１２を生成するように、実行可能である。
【００４３】
特定の実施形態では、ライブラリファイル５１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル５１２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む半導体デバイスのライブラリを含んでもよく、ライブラリは、電子設計自動化（ＥＤＡ）ツール５２０とともに使用するために提供される。
【００４４】
ライブラリファイル５１２は、メモリ５１８に結合された、１つまたは複数のプロセシングコアのようなプロセッサ５１６を含む設計用コンピュータ５１４において、ＥＤＡツール５２０とともに用いることができる。ＥＤＡツール５２０は、メモリ５１８においてプロセッサ実行可能命令として保存することができ、設計用コンピュータ５１４のユーザーが、ライブラリファイル５１２の、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを用いて、回路を設計することを可能にする。例えば、設計用コンピュータ５１４のユーザーは、設計用コンピュータ５１４に結合されたユーザーインターフェイス５２４を介して、回路設計情報５２２を入力することができる。回路設計情報５２２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例を挙げると、回路設計特性は、特定の回路の識別および回路設計における他の素子との関係、位置情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含んでもよい。
【００４５】
設計用コンピュータ５１４は、回路設計情報５２２を含む設計情報を変換して、ファイルフォーマットに適合するように構成されてよい。例を挙げると、ファイル形式は、平面的な幾何学形状を表すデータベースバイナリファイルフォーマット、テキストラベル、およびＧｒａｐｈｉｃ Ｄａｔａ Ｓｙｓｔｅｍ（ＧＤＳＩＩ）ファイルフォーマットのような回路レイアウトに関する階層フォーマットの他の情報を含んでもよい。設計用コンピュータ５１４は、他の回路または情報に加えて、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを記述する情報を含むＧＤＳＩＩファイル５２６のような、変換された設計情報を含むデータファイルを生成するように構成されてもよい。例を挙げると、データファイルはシステムオンチップ（ＳＯＣ）に対応する情報を含んでもよく、ＳＯＣは図２のメモリアレイ２８０を含み、ＳＯＣ内に付加的な電子回路および部品も含む。
【００４６】
ＧＤＳＩＩファイル５２６は、製造プロセス５２８で受け取られ、ＧＤＳＩＩファイル５２６中の変換された情報にしたがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを製造する。例えば、デバイス製造プロセスは、フォトリソグラフィ工程で使用されるマスクのような、代表的なマスク５３２として図示される１つまたは複数のマスクを作成するために、マスク製造機５３０にＧＤＳＩＩファイル５２６を与えることを含んでもよい。マスク５３２は、製造プロセスの間、１つまたは複数のウェハ５３４を生成するために使用することができ、ウェハ５３４は検査されて、代表的なダイ５３６のようなダイに分割されうる。ダイ５３６は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む回路を含む。
【００４７】
ダイ５３６はパッケージングプロセス５３８に提供され、パッケージングプロセス５３８では、ダイ５３６が代表的なパッケージ５４０に組み込まれてよい。例えば、パッケージ５４０は単一のダイ５３６、またはシステムインパッケージ（ＳｉＰ）構成のように複数のダイを含んでもよい。パッケージ５４０は、電子機器技術評議会（ＪＥＤＥＣ）規格のような、１つまたは複数の規格または仕様に適合するように構成することができる。
【００４８】
パッケージ５４０に関する情報は、コンピュータ５４６に保存されている部品ライブラリなどを介して、様々な製品設計者に分配することができる。コンピュータ５４６は、メモリ５５０に結合された１つまたは複数のプロセシングコアのような、プロセッサ５４８を含んでもよい。プリント配線基板（ＰＣＢ）ツールがメモリ５５０においてプロセッサ実行可能命令として保存されてもよく、ユーザーインターフェイス５４４を介してコンピュータ５４６のユーザーから受け取ったＰＣＢ設計情報５４２を処理することができる。ＰＣＢ設計情報５４２は、回路基板上のパッケージングされた半導体デバイスの、および図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応するパッケージングされた半導体デバイスの、物理的な位置情報を含んでもよい。
【００４９】
コンピュータ５４６は、ＰＣＢ設計情報５４２を変換し、ＧＥＲＢＥＲファイル５５２のようなデータファイルを生成するように構成することができる。ＧＥＲＢＥＲファイル５５２は、配線やビアのような電気的な接続のレイアウトとともに、回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含むデータを有する。ここで、パッケージングされた半導体デバイスは、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されたデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有してもよい。
【００５０】
ＧＥＲＢＥＲファイル５５２は、基板組み立てプロセス５５４において受け取られてよく、ＧＥＲＢＥＲファイル５５２内に保存された設計情報にしたがって製造される、代表的なＰＣＢ５５６のようなＰＣＢを作成するのに使用することができる。例えば、ＧＥＲＢＥＲファイル５５２は、ＰＣＢ製造プロセスの様々なステップを実行するための、１つまたは複数の機械にアップロードされてもよい。ＰＣＢ５５６は、パッケージ５４０を含む電子部品が備えられていてよく、代表的なプリント回路アセンブリ（ＰＣＡ）５５８を形成する。
【００５１】
ＰＣＡ５５８は、製品製造プロセス５６０において受け取られてもよく、第１の代表的な電子機器５６２および第２の代表的な電子機器５６４のような、１つまたは複数の電子機器に組み込まれてもよい。例示的な、限定的ではない例として、第１の代表的な電子機器５６２、第２の代表的な電子機器５６４、またはその両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択することができる。別の例示的な、限定的ではない例として、１つまたは複数の電子機器５６２および５６４は、携帯電話、携帯型パーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末のようなポータブルデータユニット、グローバルポジショニングシステム（ＧＰＳ）対応機器、ナビゲーション機器、メーター読み取り装置のような固定位置データユニット、またはデータもしくはコンピュータ命令を保存し、読み出す任意の他の機器、またはこれらの機器の任意の組合せのような、遠隔装置であってよい。図５は本開示の教示にしたがった遠隔装置を示すが、本開示はこれらの例示的に示された装置に制限されない。本開示の実施形態は、試験または特性評価のためのメモリおよびオンチップ回路を含む、能動集積回路を含む任意の機器において、好適に実施することができる。
【００５２】
したがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せは、例示的なプロセス５００で記載されたように、製造し、処理し、電子機器に組み込むことができる。図１〜４に関して開示された実施形態の１つまたは複数の態様は、ライブラリファイル５１２、ＧＤＳＩＩファイル５２６、ＧＥＲＢＥＲファイル５５２などの様々なプロセスの段階で含まれていてもよく、また、基板組み立てプロセス５５４のような様々な段階で使用される、研究用コンピュータ５０６のメモリ５１０、設計用コンピュータ５１４のメモリ５１８、コンピュータ５４６のメモリ５５０、１つまたは複数の他のコンピュータまたはプロセッサ（図示せず）のメモリに保存されてもよい。上記の態様はまた、マスク５３２、ダイ５３６、パッケージ５４０、ＰＣＡ５５８、プロトタイプ回路もしくは機器（図示せず）のような他の製品、またはこれらの任意の組合せのような、１つまたは複数の他の物理的な実施形態に組み込まれてもよい。例えば、ＧＤＳＩＩファイル５２６または製造プロセス５２８は、コンピュータが実行可能な命令を保存する、コンピュータ可読で有形の媒体を含むことができる。上記の命令は、磁気トンネル接合構造のフリー層上へのキャップ材料の堆積を開始してキャップ層を形成する、コンピュータが実行可能な命令と、キャップ材料の一部分の酸化を開始して酸化された材料の層を形成する、コンピュータが実行可能な命令とを含む。キャップ材料はマグネシウムを含んでよく、キャップ材料を酸化してマグネシウム酸化物を形成することにより、フリー層のスピンポンピング効果を低減することができる。物理的なデバイス設計から最終製品に至るまで、製造における様々な代表的段階が示されているが、他の実施形態では、段階はより少なくてもよく、または追加の段階が含まれてもよい。同様に、プロセス５００は単一の構成要素で実行されてもよく、またプロセス５００の様々な段階を実行する１つまたは複数の構成要素によって実行されてもよい。
【００５３】
本明細書で開示された実施形態に関連して記載された様々な例示的な論理ブロック、構成、モジュール、回路、および方法のステップは、電子的ハードウェア、プロセシングユニットによって実行されるコンピュータソフトウェア、またはこれら両方の組合せによって実装できることを、当業者はさらに理解するだろう。ハードウェアと実行するソフトウェアの間のこの互換性を明確に説明するために、様々な例示的な部品、ブロック、構成、モジュール、回路、およびステップが、概してその機能の観点から、上で記載されてきた。そのような機能がハードウェアで実装されるか、実行可能な処理命令で実装されるかは、特定の用途と、システム全体に課せられた設計制約によって決まる。当業者は、それぞれの特定の用途について、様々な方法で記載された機能を実装できるが、そのような実装方法についての判断は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００５４】
本明細書で開示された実施形態と関連して記載された方法またはアルゴリズムのステップは、直接にハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組合せによって、具体化される。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去およびプログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている任意の他の形態の記憶媒体に存在してよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、また記憶媒体へ情報を書き込むことができるように、プロセッサに結合される。別の方法として、記憶媒体はプロセッサに組み込まれてもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に存在することができる。ＡＳＩＣは、コンピューティング機器またはユーザー端末内に存在することができる。別の方法として、プロセッサおよび記憶媒体は、コンピューティング機器またはユーザー端末内の個別の部品として存在することができる。
【００５５】
開示された実施形態の上記の記述は、当業者が、開示された実施形態を実現できるように、または使用できるようにするために与えられる。これらの実施形態に対する様々な変更が、当業者には容易に明らかになるであろう。本明細書で明らかにされた原理は、本開示の範囲から逸脱することなく、他の実施形態に適用することができる。したがって、本開示は本明細書で示された実施形態に制限されることを意図しておらず、以下の特許請求の範囲で定義される原理および新規の特徴に合致する、可能な限り最も広い範囲まで認められるべきである。
【符号の説明】
【００５６】
１００ ＳＴＴ−ＭＲＡＭの素子
１０１ 磁気トンネル接合（ＭＴＪ）デバイス
１０２ ビット線アクセス電極
１０３ シード層
１０４ 反強磁性（ＡＦＭ）ピン止め層
１０６ ピン層
１０８ トンネルバリア層
１１０ フリー層
１１２ キャップ層
１１４ アクセストランジスタ電極
１１６ アクセストランジスタ
１１８ ビット線
１１９ ワード線
１２０ ソースコンタクト
１２２ 読み出し動作
１２４ 磁気モーメント
１２５ 磁気モーメント
１２６ 基板
１３０ ドレイン領域
１３２ ソース領域
１４０ 距離ｄ１
１４２ 距離ｄ２
１９０ 金属部分
１９２ 酸化された金属部分
２００ メモリシステム
２０２ トップコンタクト
２０３ シード層
２０４ 反強磁性（ＡＦＭ）ピン止め層
２０６ ピン層
２０８ トンネルバリア層
２１０ フリー層
２１２ キャップ層
２１８ ボトムコンタクト
２２２ ビット線
２２４ 磁気モーメント
２２５ 磁気モーメント
２２８ アクセストランジスタ
２３０ ワード線
２３２ ソース線
２８０ メモリアレイ
２８２ メモリセル
２８４ センスアンプ
２８６ アンプ出力
２９０ 第１の材料の第１の層
２９２ 第２の材料の第２の層
２９４ 第３の層
５００ 製造プロセス
５０２ 物理的なデバイス情報
５０４ ユーザーインターフェイス
５０６ 研究用コンピュータ
５０８ プロセッサ
５１０ メモリ
５１２ ライブラリファイル
５１４ 設計用コンピュータ
５１６ プロセッサ
５１８ メモリ
５２０ ＥＤＡツール
５２２ 回路設計情報
５２４ ユーザーインターフェイス
５２６ ＧＤＳＩＩファイル
５２８ 製造プロセス
５３０ マスク製造機
５３２ マスク
５３４ ウェハ
５３６ ダイ
５３８ パッケージングプロセス
５４０ パッケージ
５４２ ＰＣＢ設計情報
５４４ ユーザーインターフェイス
５４６ コンピュータ
５４８ プロセッサ
５５０ メモリ
５５２ ＧＥＲＢＥＲファイル
５５４ 基板組み立てプロセス
５５６ ＰＣＢ
５５８ プリント回路アセンブリ（ＰＣＡ）
５６０ 製品製造プロセス
５６２ 電子機器
５６４ 電子機器
【技術分野】
【０００１】
本開示は、一般に、磁気トンネル接合（ＭＴＪ）デバイスおよび製造に関し、特に、キャップ層を組み込んだＭＴＪ構造に関する。
【背景技術】
【０００２】
ＭＴＪ素子は、磁気ランダムアクセスメモリ（ＭＲＡＭ）の作成に使用することができる。ＭＴＪ素子は、ピン層、磁気トンネルバリア、およびフリー層を通常含んでおり、ビット値はフリー層中の磁気モーメントにより表される。ＭＴＪ素子に保存されるビット値は、ピン層が有する固定された磁気モーメントの向きに対する、フリー層の磁気モーメントの向きにより決定される。ピン層の磁化は固定されているが、一方フリー層の磁化は切り換えることができる。
【０００３】
ＭＴＪ素子を電流が通過すると、電流が閾値、すなわち臨界スイッチング電流（Ｉｃ）を超えた場合、フリー層の磁化の方向を変化させることができる。Ｊ．Ｓｌｏｎｅｃｚｅｗｓｋｉによるスピントルクトランスファーモデルによれば、Ｉｃは有効減衰定数（α）、飽和磁化（Ｍｓ）およびフリー層の厚さ（ｔｆｒｅｅ）に比例し、すなわちＩｃ〜αＭｓｔｆｒｅｅである。臨界スイッチング電流を低くすると、ＳＴＴ−ＭＲＡＭ技術の電力消費とチップ面積の低減が可能になるが、これはα、Ｍｓ、ｔｆｒｅｅを低減することで達成できる。とりわけ、αを低減してもＭＴＪの熱安定性（ＥＢ）は低下しないことがあるが、ＥＢ〜ＭＳｔｆｒｅｅであるため、ＭＳおよびｔｆｒｅｅを小さくするとＥＢは悪化する可能性がある。一般に、フリー層のような薄い強磁性金属膜の有効減衰定数は、膜の厚さと、周囲層の組成に大きく影響されうる。特に、フリー層に隣接する非磁性金属は、スピンポンピング効果によって、有効減衰定数を大きく増大させることがある。従来のＭＴＪ膜構造は、フリー層の上にキャップ層を有することがあり、ＭＴＪ膜の蒸着に続くその後の製造プロセスのステップから、ＭＴＪ膜を保護できる。Ｓｉ ＣＭＯＳプロセスに適合する非磁性金属（例えば、ＴａまたはＴａＮ）が、キャップ層として使用されてきた。
【０００４】
フリー層の有効減衰定数は、通常、フリー層に対応するバルク材料の本来の減衰定数よりも大きく、それは、フリー層から離れることができる自由電子との交換結合に起因する、フリー層の磁化からの角運動量の損失を表す減衰成分を含むためである。この「スピンポンピング」効果により、フリー層の磁気モーメントの方向を変えるのに必要な電流の量がより大きくなる。スピンポンピング効果を抑制することで、ＭＴＪデバイスの臨界スイッチング電流密度を低減することができる。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
キャップ層からのスピンポンピング効果を抑制し、αを低減するために、キャップ層のための様々な材料および方法が研究されてきた。例として、「二重ＭｇＯ」ＭＴＪ構造が提案されている。二重ＭｇＯ ＭＴＪ構造は、フリー層の上にＲＦスパッタリングされたＭｇＯを組み込むことにより、低い臨界スイッチング電流（約０．５２ＭＡ／ｃｍ２）を示したが、これはスピンポンピング効果が低減したことによるものである。しかし、ＭｇＯ層を追加することで抵抗面積積（ＲＡ）が増大して磁気抵抗（ＭＲ）が劣化し、これはＳＴＴ−ＭＲＡＭのビットセルの動作マージンを確保する上で一般に望ましくない。したがって、ＲＡおよびＭＲを犠牲にすることなくスピンポンピング効果を抑制する、より現実的な方法が、ＳＴＴ−ＭＲＡＭデバイスの適切な書き込みおよび読み出し性能を保証することを助ける上で、有益であろう。
【課題を解決するための手段】
【０００６】
ＭＴＪデバイスのフリー層に隣接するキャップ層を、金属層および金属酸化物層で形成することができる。金属酸化物を含むキャップ層は、スイッチング電流密度を低減することができ、金属層は磁気アニーリングステップ中に酸化物層からの酸素の拡散を防ぐことができ、それによりＭＲの低下を防ぐことができる。さらに、高品質の金属／金属酸化物キャップ層は、スピン分極電子の二重バリアを通るコヒーレントトンネル現象を実現することにより、ＲＡを増大させないことが可能である。
【０００７】
特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはバリア層、フリー層、およびキャップ層を含む。フリー層は、バリア層とキャップ層の間に位置する。キャップ層は、第１の金属部分と、酸化された金属部分を含む。
【０００８】
別の特定の実施形態では、ＭＴＪデバイスを含む装置が開示される。ＭＴＪデバイスはフリー層、フリー層に隣接するバリア層、およびフリー層に隣接するキャップ層を含む。キャップ層は、第１の材料の第１の層、第２の材料の第２の層、およびバッファ層を含む。第２の材料は、第１の材料の酸化物を含む。
【０００９】
別の特定の実施形態では、臨界スイッチング電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段を含む装置が開示される。装置は、バリアを通る伝導電子の量子力学的トンネル効果によって、上記の保存する手段に十分な伝導電子を与えるのに、十分薄いトンネルバリア手段も含む。装置はさらに、スピンポンピング効果を低減するためのキャップ手段を含む。キャップ手段は、第１の金属部分および酸化された金属部分を含む。保存する手段は、トンネルバリア手段とキャップ手段の間に位置する。
【００１０】
別の特定の実施形態では、ＭＴＪ構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するステップを含む方法が開示される。この方法は、キャップ材料の一部分を酸化して酸化材料の層を形成するステップも含む。
【００１１】
別の実施形態では、方法は、バリア層を形成するステップ、フリー層を形成するステップ、およびキャップ層を形成するステップを含む。バリア層はフリー層に隣接し、キャップ層はフリー層に隣接する。キャップ層は実質的に非磁性の材料の第１の層と、実質的に非磁性の材料の酸化物の第２の層を含む。
【００１２】
開示された実施形態の少なくとも１つにより実現される１つの特定の利点は、酸化物キャップ層を含まないＭＴＪデバイスと比較して有効減衰定数を低減することによりスイッチング電流密度を低減しつつ、同時に、酸化物のみのキャップ層を使用するＭＴＪデバイスと比較して、ＭＴＪの磁気抵抗（ＭＲ）を増大させ、抵抗面積積（ＲＡ）を低減することである。本開示の他の態様、利点、および特徴は、以下の項目、すなわち図面の簡単な説明、発明を実施するための形態、および特許請求の範囲を含む、本出願全体を検討した後で明らかになるだろう。
【図面の簡単な説明】
【００１３】
【図１】金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）デバイスを含むスピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の例示的な実施形態を示す図である。
【図２】薄い金属バッファ／金属／金属酸化物キャップ層を有する磁気トンネル接合（ＭＴＪ）構造を含むメモリアレイの例示的な実施形態を示す図である。
【図３】磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。
【図４】磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。
【図５】磁気トンネル接合（ＭＴＪ）デバイスとともに用いる製造プロセスを例示するデータフロー図である。
【発明を実施するための形態】
【００１４】
図１を参照すると、スピントルクトランスファー磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）の素子の第１の例示的な実施形態が図示されており、全体が番号１００で表されている。ＳＴＴ−ＭＲＡＭの素子１００は、磁気トンネル接合（ＭＴＪ）デバイス１０１を有するメモリセルと、基板１２６上のアクセストランジスタ１１６を含む。ＭＴＪデバイス１０１は、アクセストランジスタ電極１１４、シード層１０３、反強磁性（ＡＦＭ）ピン止め層１０４、ピン層１０６、トンネルバリア層１０８、フリー層１１０、キャップ層１１２、およびビット線１１８に結合されたビット線アクセス電極１０２を含む。アクセストランジスタ電極１１４は、アクセストランジスタ１１６のドレイン領域１３０に結合される。アクセストランジスタ１１６はワード線１１９によってゲート駆動され、ソースコンタクト１２０に結合されたソース領域１３２を有する。
【００１５】
シード層１０３は、アクセストランジスタ電極１１４と接触している。シード層１０３は、ＭＴＪ膜の堆積のための表面を提供し、いくつかの異なる層からなっていてもよい。ＡＦＭピン止め層１０４は、シード層１０３と接触している。ＡＦＭピン止め層１０４は、ピン層１０６の磁気モーメント１２５の方向が特定の方向にピン止めされるようにする。ピン層１０６は、ＡＦＭピン止め層１０４と接触しており、強磁性材料からなっていてもよい。
【００１６】
トンネルバリア層１０８は、ピン層１０６と接触しており、フリー層１１０からピン層１０６を物理的に分離すると同時に、トンネルバリア層１０８を横切るの電子トンネリングによって、電流が流れるようにする。トンネルバリア層１０８は、非磁性材料からなっていてもよい。例示的な実施形態では、トンネルバリア層１０８は、酸化マグネシウム（ＭｇＯ）を含む。
【００１７】
フリー層１１０は、トンネルバリア層１０８と接触しており、基板１２６から距離ｄ１ １４０の場所に位置する。フリー層１１０は、ピン層１０６の磁気モーメント１２５と平行または逆平行の配向であってよい磁気モーメント１２４を有する。ピン層１０６は、基板１２６から距離ｄ２ １４２の場所に位置してもよく、ここで距離ｄ２ １４２は、距離ｄ１ １４０よりも短い。フリー層１１０の磁気モーメント１２４は、臨界スイッチング電流を超える電流によって書き込むことができ、臨界スイッチング電流よりも小さい電流を用いて読み出すことができる。例えば、読み出し電流は、読み出し時のじょう乱を防ぐため、臨界スイッチング電流よりもはるかに小さくてもよい。例示的な実施形態では、フリー層１１０は単一の強磁性層であってよい。別の例示的な実施形態では、フリー層１１０は合成した強磁性層であってもよい。
【００１８】
キャップ層１１２は、フリー層１１０と接触している。キャップ層１１２は、スピンポンピング効果を低減することによりフリー層１１０の有効減衰定数を低減するように構成されており、したがってＭＴＪデバイス１０１に実質的な直列抵抗を与えることなく、臨界スイッチング電流を低減する。キャップ層１１２は、金属部分１９０および酸化された金属部分１９２を含む。例えば、金属部分１９０は大部分がマグネシウム（Ｍｇ）（例えば、偶然または意図的に不純物を含むＭｇ）であってよく、酸化された金属部分１９２は大部分が酸化マグネシウム（ＭｇＯ）（例えば、偶然または意図的に不純物を含むＭｇＯ）であってよい。トンネルバリア層１０８は、マグネシウム（Ｍｇ）および酸化マグネシウム（ＭｇＯ）も含んでよく、ＳＴＴ−ＭＲＡＭ１００の素子の製造中、複数層に同一の材料を使用できるようにして、使用する材料の数を減らす。
【００１９】
例示的な実施形態において、キャップ層１１２は、マグネシウムを堆積させて全体の厚さ（ｔ）を有する金属層を形成し、次いで酸化プロセスを実行して酸化された金属部分１９２を形成することによって形成される、ＭｇｘＭｇＯ１−ｘ傾斜層を含む。酸化プロセスは、得られるＭｇＯ層の厚さおよびばらつきを、他の堆積法による場合よりも、より信頼性が高くなるように制御するように設定されてもよい。例えば、キャップ層１１２の全体の厚さは１ナノメートルより小さくてもよく、酸化された金属部分１９２の厚さは、例えば、５オングストローム（０．５ｎｍ）、４オングストローム、３オングストローム、または他の任意の厚さであってもよい。
【００２０】
特定の実施形態では、酸化された金属部分１９２の材料は、スピンポンピング効果を低減する物理的特性を有してもよく、それによって、フリー層１１０の有効減衰定数を低減する。しかし、酸化された金属部分１９２の材料は、酸化物絶縁体を追加することで付加された直列抵抗のために、ＭＴＪデバイス１０１に高い抵抗を与える可能性がある。金属部分１９０の部分酸化によって金属酸化物層を形成することで、ＭＴＪデバイス１０１の抵抗は、二重ＭｇＯバリアを横切るスピン分極電子のコヒーレントトンネル現象によって、大きくは増大しないようにできる。同時に、酸化された金属部分１９２によるフリー層１１０の有効減衰定数の低減による有益な効果も、得ることができる。例えば、キャップ層１１２はＭＴＪデバイス１０１の直列抵抗を２００オーム以下だけ増大させる可能性があるが、同時に、臨界スイッチング電流密度を３０パーセント以上低減する。臨界スイッチング電流密度が小さくなることにより、デバイスの小型化、メモリアレイの高密度化、動作の低電力化、クロック周波数の向上、またはこれらの任意の組合せが実現できる。
【００２１】
金属部分１９０は、幅広く様々な種類の材料で形成することができる。例えば、特定の実施形態では、金属部分１９０はハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、Ｍｇ、またはそれらの任意の組合せを含む。例えば、Ｈｆ、Ｚｒ、Ｍｇのような電気陰性度の低い元素は、磁気アニーリング中にフリー層１１０内で酸素を除去し、ＭＲを向上させることができる可能性がある。例を挙げると、Ｍｇはタンタル（Ｔａ）よりも電気陰性度が低く、Ｍｇキャップ層を有するＭＴＪは、Ｔａキャップ層を有する類似のＭＴＪよりも高いＭＲを示すことができる。したがって、キャップ層１１２の金属部分１９０におけるＭｇのような電気陰性度の低い元素は、ＭＲの維持または、ＭＲの向上の助けにもなる可能性がある。しかし、他の実施形態では、キャップ層はＨｆ、Ｚｒ、Ｍｇ、またはＨｆ、Ｚｒ、もしくはＭｇの任意の組合せを含まなくてもよく、代わりに他の材料を含んでもよい。
【００２２】
書き込み電流がＭＴＪデバイス１０１内を通過する方向は、フリー層１１０の磁気モーメント１２４がピン層１０６の磁気モーメント１２５に平行に配向されるか、反平行に配向されるかを決定する。例示的な実施形態では、データ値「１」は、ビット線アクセス電極１０２からアクセストランジスタ電極１１４へ第１の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して反平行に配向できる。データ値「０」は、アクセストランジスタ電極１１４からビット線アクセス電極１０２へ第２の書き込み電流が通過することで保存することができ、磁気モーメント１２４は磁気モーメント１２５に対して平行に配向できる。
【００２３】
読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００で実行されるとき、読み出し電流はビット線アクセス電極１０２からソース１２０へ流れることができるか、または読み出し電流はソース１２０からビット線アクセス電極１０２へ流れることができる。特定の実施形態では、読み出し電流の方向は、どの方向が最大の読み出し信号をもたらすかに基づいて決定される。特定の実施形態では、読み出し動作１２２がＳＴＴ−ＭＲＡＭ１００の素子で実行されるとき、読み出し電流はビット線（ＢＬ）１１８を介して、ビット線アクセス電極１０２からアクセストランジスタ電極１１４の方向に流れる。ＭＴＪデバイス１０１を通る読み出し電流は、磁気モーメント１２５および磁気モーメント１２４の相対的な方向に対応する抵抗を受ける。ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４に対して平行であるとき、読み出し電流は、ピン層１０６の磁気モーメント１２５の方向が、フリー層１１０の磁気モーメント１２４と反平行のときとは異なる抵抗を受ける。
【００２４】
したがって、ビットセルは、ＳＴＴ−ＭＲＡＭのようなメモリデバイスの素子として用いることができる。キャップ層１１２を使用することで、フリー層１１０の有効減衰定数は実質的に低減することができ、酸化物のみのキャップ材料を用いた場合ほど抵抗面積（ＲＡ）積を増大させることなく、かつ磁気抵抗（ＭＲ）を劣化させることなく、臨界スイッチング電流密度（ＪＣ）を低減する。実質的にＭＲを低減することなく、かつ実質的にＲＡを増大させることなくＪＣが低減する結果、より低電力での動作および熱の発生の低減が実現でき、より短い書き込みパルス長およびより高いクロック周波数での動作も可能とすることができる。
【００２５】
図２を参照すると、メモリシステムの別の例示的な実施形態が図示されており、全体が番号２００で表される。メモリシステム２００は、ＳＴＴ−ＭＲＡＭメモリアレイのようなメモリアレイ２８０を含み、メモリアレイ２８０は、代表的なメモリセル２８２、ならびにｈｉｇｈの論理値およびｌｏｗの論理値を保存する一対の代表的な参照セルを含む、複数のメモリセルを含む。センスアンプ２８４は参照セルからの出力に加えて、選択されたメモリセルからの出力を受け取るように結合される。センスアンプ２８４は、選択されたメモリセルに保存された値を示すアンプ出力２８６を作成するように構成される。
【００２６】
メモリセル２８２は、アクセストランジスタ２２８に結合されたＭＴＪ構造２０１を含む。ＭＴＪ構造２０１は、トップコンタクト２０２、キャップ層２１２、磁気モーメント２２４を有するフリー層２１０、トンネルバリア層２０８、ピン止めされた磁気モーメント２２５を有するピン層２０６、反強磁性（ＡＦＭ）ピン止め層２０４、シード層２０３、およびボトムコンタクト２１８を含む。アクセストランジスタ２２８はボトムコンタクト２１８に結合され、ワード線２３０およびソース線２３２に結合される。
【００２７】
トップコンタクト２０２は、ビット線２２２に対する第１の電気的な接触を与える。ＡＦＭピン止め層２０４は、ピン層２０６の磁気モーメント２２５の方向を固定する。ピン層２０６は、複数の層（図示せず）を含む合成のピン層であってもよい。トンネルバリア層２０８は、自由電子の接近を制限することができるが、フリー層２１０へのトンネル電流を可能にする。フリー層２１０は、臨界スイッチング電流を超えるスピン分極電流の印加によってプログラム可能な磁気モーメント２２４の方向として、データ値を保存することができる。フリー層２１０はトンネルバリア層２０８およびキャップ層２１２の間に位置し、トンネルバリア層２０８がフリー層２１０の第１の側に隣接し、キャップ層２１２がフリー層２１０の第２の側に隣接するようになっており、ここで上記の第２の側は上記の第１の側の反対側である。
【００２８】
キャップ層２１２はスピンポンピング効果を低減し、フリー層２１０の有効減衰定数を低減する。キャップ層２１２は、第１の材料の第１の層２９０および第２の材料の第２の層２９２を含む。特定の実施形態において、第１の材料は金属であり、第２の材料は第１の材料の酸化物である。例えば、第１の層２９０は金属層であってよく、第２の層２９２は酸化された金属層であってよい。キャップ層２１２は第３の層２９４も含んでよく、第３の層２９４は、薄い金属バッファ層であってよい。特定の実施形態では、第３の層２９４は非磁性の材料の層である。第３の層２９４は、高品質の酸化物を成長させるのに適切な表面を与えるように選択されてもよい。例示的な実施形態では、第１の層２９０の第１の材料は、大部分がマグネシウム（Ｍｇ）であり、第２の層２９２の第２の材料は、大部分が酸化マグネシウム（ＭｇＯ）である。
【００２９】
第１の層２９０は厚さｔ１を有していてもよく、フリー層２１０から第１の距離ｄ１の場所に位置してもよい。第２の層２９２は厚さｔ２を有していてもよく、フリー層２１０から第２の距離ｄ２の場所に位置してもよい。特定の実施形態では、第２の距離ｄ２は、第１の距離ｄ１よりも長い。キャップ層２１２は、第３の層２９４を含んでもよい。別の実施形態では、キャップ層２１２は第３の層２９４を含まなくてもよく、または１つもしくは複数の追加の層（図示せず）を含んでもよい。
【００３０】
特定の実施形態では、第１の層２９０および第２の層２９２は、全体の厚さｔまで材料（例えばＭｇ）の単一の層を堆積し、次いで材料を酸化することによって形成することができ、第１の層２９０の上に第２の層２９２を形成する。第２の層２９２は厚さｔ２を有していてもよく、第１の層２９０は厚さｔ１を有していてもよいが、ここでｔ１とｔ２の和は全体の厚さｔとほぼ等しい。代わりに、別の実施形態では、キャップ層２１２の１つまたは複数の層が高周波（ＲＦ）スパッタリングまたは他のタイプの製造プロセスによって形成されてもよい。
【００３１】
キャップ層２１２は、図１のキャップ層１１２の動作と実質的に同様の方法で、フリー層２１０の有効減衰定数を低減することができる。さらに、第１の材料は、第１の層２９０を含まないＭＴＪ構造と比較して、フリー層２１０と第２の層２９２の間の直列抵抗を低減するように選択され、かつ構成されてもよい。同様に、第３の層２９４の材料は、第１の層２９０の堆積に適切な表面を与えるように選択することができ、スピンフリップ散乱を低減し、他の物理的特性または物理的特性の任意の組合せをもたらすことができる。
【００３２】
図２に示されるメモリアレイ２８０は、代表的なメモリセル２８２に実質的に同様の複数のセルを含んでもよい。例示として、メモリアレイ２８０、または図１のＭＴＪデバイス１０１もしくは図２のＭＴＪ構造２０１を用いる他の任意のセルのアレイは、レベル２（Ｌ２）キャッシュまたは他のタイプの組み込みメモリのような、組み込みメモリ内に実装することができる。そのようなＭＴＪセルのアレイは、ＳＴＴ−ＭＲＡＭメモリとして実装することができ、例えばスタティックランダムアクセスメモリ（ＳＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）またはフラッシュメモリ技術を用いるメモリアレイを置き換えることができる。
【００３３】
図３は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第１の例示的な実施形態の流れ図である。例示的な実施形態では、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。特定の実施形態では、方法は、３０２においてシード層材料を堆積させてシード層を形成し、３０４においてシード層上に反強磁性（ＡＦＭ）材料を堆積させてＡＦＭ層を形成し、３０６においてＡＦＭ層上にピン層を形成し、３０８においてピン層上にバリア材料を堆積させてバリア層を形成し、３１０においてバリア層上にＭＴＪのフリー層を形成することによって磁気トンネル接合を形成するステップを含む。
【００３４】
続いて３１２で、キャップ材料が磁気トンネル接合構造のフリー層上に堆積されて、キャップ層を形成する。キャップ層の厚さは、１ナノメートルよりも薄くてよい。特定の実施形態では、キャップ材料はマグネシウムを含む。
【００３５】
３１４に進み、キャップ材料の一部を酸化し、酸化された材料（例えばＭｇＯ）の層を形成する。特定の実施形態では、キャップ材料を酸化することで、キャップ層がない場合のＭＴＪが有する臨界電流密度と比較して、ＭＴＪの臨界電流密度が低減する。
【００３６】
堆積するステップおよび酸化するステップは、製造機械を制御するように構成されたコンピュータのような、電子機器に組み込まれたプロセッサによって制御されうる。キャップ材料を酸化することで、酸化された材料の層の厚さは、ＲＦスパッタリングなどの材料を適用する他の技術による場合よりも、より正確に制御されうる。例えば、酸化された材料の層は、均一性を向上しつつ、４オングストロームより薄い厚さを有するように制御することができる。
【００３７】
図４は、磁気トンネル接合（ＭＴＪ）デバイスを形成する方法の第２の例示的な実施形態の流れ図である。例示的な実施形態において、ＭＴＪデバイスは図１のＭＴＪデバイス１０１または図２のＭＴＪ構造２０１であってもよい。４０２では、ピン層が形成されうる。４０４に移り、バリア層が形成され、４０６において、フリー層が形成される。
【００３８】
続いて４０８で、キャップ層が形成され、ここでバリア層はフリー層と隣接し、キャップ層はフリー層と隣接する。キャップ層は実質的に非磁性の材料の第１の層および実質的に非磁性の材料の酸化物の第２の層を含む。特定の実施形態では、実質的に非磁性の材料はマグネシウム（Ｍｇ）を含み、酸化物は酸化マグネシウム（ＭｇＯ）を含む。
【００３９】
例えば、バリア層がフリー層の第１の側に隣接してもよく、キャップ層がフリー層の第２の側に隣接してもよい。ここで、第２の側は第１の側の反対側である。第１の層は第２の層よりもフリー層の近くに位置してもよく、そのため第１の層とフリー層の間の第１の距離が、第２の層とフリー層の間の第２の距離よりも短くなる。
【００４０】
他の実施形態では、図４の方法は図示されたものと異なる順序で実行されてもよい。例えば、キャップ層はフリー層の形成の前に形成されてもよい。代替的な実施形態では、形成されるＭＴＪデバイスは図１に示した構造とは反転した構造を有していてもよく、キャップ層がフリー層よりも基板に近く、フリー層がキャップ層よりも基板に近くてよい。
【００４１】
前述の開示されたデバイスおよび機能（例えば図１もしくは図２のデバイス、図３もしくは図４の方法、またはそれらの任意の組合せ）は、コンピュータ可読媒体に保存されたコンピュータファイル（例えば、ＲＴＬ、ＧＤＳＩＩ、ＧＥＲＢＥＲなど）で設計され、構成されることが可能である。そのようなファイルの一部または全ては、そのようなファイルに基づいてデバイスを製造する製造担当者に与えることができる。得られる製品には半導体ウェハが含まれ、半導体ウェハは次いで半導体のダイにカットされ、半導体チップにパッケージングされる。そして、半導体チップは電子機器において使用される。図５は、電子機器製造プロセス５００の特定の例示的な実施形態を示す。
【００４２】
物理的なデバイス情報５０２は、例えば研究用コンピュータ５０６において、製造プロセス５００で受け取られる。物理的なデバイス情報５０２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例えば、物理的なデバイス情報５０２は、研究用コンピュータ５０６に結合されたユーザーインターフェイス５０４を介して入力された、物理的パラメータ、材料特性、および構造の情報を含んでもよい。研究用コンピュータ５０６は、メモリ５１０のようなコンピュータ可読媒体に結合された１つまたは複数のプロセシングコアなどのプロセッサ５０８を含む。メモリ５１０はコンピュータ可読命令を保存することができ、コンピュータ可読命令は、プロセッサ５０８に、物理的なデバイス情報５０２を変換させ、ファイルフォーマットに適合させライブラリファイル５１２を生成するように、実行可能である。
【００４３】
特定の実施形態では、ライブラリファイル５１２は、変換された設計情報を含む少なくとも１つのデータファイルを含む。例えば、ライブラリファイル５１２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む半導体デバイスのライブラリを含んでもよく、ライブラリは、電子設計自動化（ＥＤＡ）ツール５２０とともに使用するために提供される。
【００４４】
ライブラリファイル５１２は、メモリ５１８に結合された、１つまたは複数のプロセシングコアのようなプロセッサ５１６を含む設計用コンピュータ５１４において、ＥＤＡツール５２０とともに用いることができる。ＥＤＡツール５２０は、メモリ５１８においてプロセッサ実行可能命令として保存することができ、設計用コンピュータ５１４のユーザーが、ライブラリファイル５１２の、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを用いて、回路を設計することを可能にする。例えば、設計用コンピュータ５１４のユーザーは、設計用コンピュータ５１４に結合されたユーザーインターフェイス５２４を介して、回路設計情報５２２を入力することができる。回路設計情報５２２は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せのような半導体デバイスの、少なくとも１つの物理的特性を表す設計情報を含んでもよい。例を挙げると、回路設計特性は、特定の回路の識別および回路設計における他の素子との関係、位置情報、フィーチャサイズ情報、相互接続情報、または半導体デバイスの物理的特性を表す他の情報を含んでもよい。
【００４５】
設計用コンピュータ５１４は、回路設計情報５２２を含む設計情報を変換して、ファイルフォーマットに適合するように構成されてよい。例を挙げると、ファイル形式は、平面的な幾何学形状を表すデータベースバイナリファイルフォーマット、テキストラベル、およびＧｒａｐｈｉｃ Ｄａｔａ Ｓｙｓｔｅｍ（ＧＤＳＩＩ）ファイルフォーマットのような回路レイアウトに関する階層フォーマットの他の情報を含んでもよい。設計用コンピュータ５１４は、他の回路または情報に加えて、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを記述する情報を含むＧＤＳＩＩファイル５２６のような、変換された設計情報を含むデータファイルを生成するように構成されてもよい。例を挙げると、データファイルはシステムオンチップ（ＳＯＣ）に対応する情報を含んでもよく、ＳＯＣは図２のメモリアレイ２８０を含み、ＳＯＣ内に付加的な電子回路および部品も含む。
【００４６】
ＧＤＳＩＩファイル５２６は、製造プロセス５２８で受け取られ、ＧＤＳＩＩファイル５２６中の変換された情報にしたがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを製造する。例えば、デバイス製造プロセスは、フォトリソグラフィ工程で使用されるマスクのような、代表的なマスク５３２として図示される１つまたは複数のマスクを作成するために、マスク製造機５３０にＧＤＳＩＩファイル５２６を与えることを含んでもよい。マスク５３２は、製造プロセスの間、１つまたは複数のウェハ５３４を生成するために使用することができ、ウェハ５３４は検査されて、代表的なダイ５３６のようなダイに分割されうる。ダイ５３６は、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含む回路を含む。
【００４７】
ダイ５３６はパッケージングプロセス５３８に提供され、パッケージングプロセス５３８では、ダイ５３６が代表的なパッケージ５４０に組み込まれてよい。例えば、パッケージ５４０は単一のダイ５３６、またはシステムインパッケージ（ＳｉＰ）構成のように複数のダイを含んでもよい。パッケージ５４０は、電子機器技術評議会（ＪＥＤＥＣ）規格のような、１つまたは複数の規格または仕様に適合するように構成することができる。
【００４８】
パッケージ５４０に関する情報は、コンピュータ５４６に保存されている部品ライブラリなどを介して、様々な製品設計者に分配することができる。コンピュータ５４６は、メモリ５５０に結合された１つまたは複数のプロセシングコアのような、プロセッサ５４８を含んでもよい。プリント配線基板（ＰＣＢ）ツールがメモリ５５０においてプロセッサ実行可能命令として保存されてもよく、ユーザーインターフェイス５４４を介してコンピュータ５４６のユーザーから受け取ったＰＣＢ設計情報５４２を処理することができる。ＰＣＢ設計情報５４２は、回路基板上のパッケージングされた半導体デバイスの、および図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応するパッケージングされた半導体デバイスの、物理的な位置情報を含んでもよい。
【００４９】
コンピュータ５４６は、ＰＣＢ設計情報５４２を変換し、ＧＥＲＢＥＲファイル５５２のようなデータファイルを生成するように構成することができる。ＧＥＲＢＥＲファイル５５２は、配線やビアのような電気的な接続のレイアウトとともに、回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含むデータを有する。ここで、パッケージングされた半導体デバイスは、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せを含むパッケージ５４０に対応する。他の実施形態では、変換されたＰＣＢ設計情報によって生成されたデータファイルは、ＧＥＲＢＥＲフォーマット以外のフォーマットを有してもよい。
【００５０】
ＧＥＲＢＥＲファイル５５２は、基板組み立てプロセス５５４において受け取られてよく、ＧＥＲＢＥＲファイル５５２内に保存された設計情報にしたがって製造される、代表的なＰＣＢ５５６のようなＰＣＢを作成するのに使用することができる。例えば、ＧＥＲＢＥＲファイル５５２は、ＰＣＢ製造プロセスの様々なステップを実行するための、１つまたは複数の機械にアップロードされてもよい。ＰＣＢ５５６は、パッケージ５４０を含む電子部品が備えられていてよく、代表的なプリント回路アセンブリ（ＰＣＡ）５５８を形成する。
【００５１】
ＰＣＡ５５８は、製品製造プロセス５６０において受け取られてもよく、第１の代表的な電子機器５６２および第２の代表的な電子機器５６４のような、１つまたは複数の電子機器に組み込まれてもよい。例示的な、限定的ではない例として、第１の代表的な電子機器５６２、第２の代表的な電子機器５６４、またはその両方は、セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択することができる。別の例示的な、限定的ではない例として、１つまたは複数の電子機器５６２および５６４は、携帯電話、携帯型パーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末のようなポータブルデータユニット、グローバルポジショニングシステム（ＧＰＳ）対応機器、ナビゲーション機器、メーター読み取り装置のような固定位置データユニット、またはデータもしくはコンピュータ命令を保存し、読み出す任意の他の機器、またはこれらの機器の任意の組合せのような、遠隔装置であってよい。図５は本開示の教示にしたがった遠隔装置を示すが、本開示はこれらの例示的に示された装置に制限されない。本開示の実施形態は、試験または特性評価のためのメモリおよびオンチップ回路を含む、能動集積回路を含む任意の機器において、好適に実施することができる。
【００５２】
したがって、図１のＭＴＪデバイス１０１、図２のメモリアレイ２８０、図２のメモリセル２８２、図２のＭＴＪ構造２０１、またはこれらの任意の組合せは、例示的なプロセス５００で記載されたように、製造し、処理し、電子機器に組み込むことができる。図１〜４に関して開示された実施形態の１つまたは複数の態様は、ライブラリファイル５１２、ＧＤＳＩＩファイル５２６、ＧＥＲＢＥＲファイル５５２などの様々なプロセスの段階で含まれていてもよく、また、基板組み立てプロセス５５４のような様々な段階で使用される、研究用コンピュータ５０６のメモリ５１０、設計用コンピュータ５１４のメモリ５１８、コンピュータ５４６のメモリ５５０、１つまたは複数の他のコンピュータまたはプロセッサ（図示せず）のメモリに保存されてもよい。上記の態様はまた、マスク５３２、ダイ５３６、パッケージ５４０、ＰＣＡ５５８、プロトタイプ回路もしくは機器（図示せず）のような他の製品、またはこれらの任意の組合せのような、１つまたは複数の他の物理的な実施形態に組み込まれてもよい。例えば、ＧＤＳＩＩファイル５２６または製造プロセス５２８は、コンピュータが実行可能な命令を保存する、コンピュータ可読で有形の媒体を含むことができる。上記の命令は、磁気トンネル接合構造のフリー層上へのキャップ材料の堆積を開始してキャップ層を形成する、コンピュータが実行可能な命令と、キャップ材料の一部分の酸化を開始して酸化された材料の層を形成する、コンピュータが実行可能な命令とを含む。キャップ材料はマグネシウムを含んでよく、キャップ材料を酸化してマグネシウム酸化物を形成することにより、フリー層のスピンポンピング効果を低減することができる。物理的なデバイス設計から最終製品に至るまで、製造における様々な代表的段階が示されているが、他の実施形態では、段階はより少なくてもよく、または追加の段階が含まれてもよい。同様に、プロセス５００は単一の構成要素で実行されてもよく、またプロセス５００の様々な段階を実行する１つまたは複数の構成要素によって実行されてもよい。
【００５３】
本明細書で開示された実施形態に関連して記載された様々な例示的な論理ブロック、構成、モジュール、回路、および方法のステップは、電子的ハードウェア、プロセシングユニットによって実行されるコンピュータソフトウェア、またはこれら両方の組合せによって実装できることを、当業者はさらに理解するだろう。ハードウェアと実行するソフトウェアの間のこの互換性を明確に説明するために、様々な例示的な部品、ブロック、構成、モジュール、回路、およびステップが、概してその機能の観点から、上で記載されてきた。そのような機能がハードウェアで実装されるか、実行可能な処理命令で実装されるかは、特定の用途と、システム全体に課せられた設計制約によって決まる。当業者は、それぞれの特定の用途について、様々な方法で記載された機能を実装できるが、そのような実装方法についての判断は、本開示の範囲からの逸脱を引き起こすものと解釈されるべきではない。
【００５４】
本明細書で開示された実施形態と関連して記載された方法またはアルゴリズムのステップは、直接にハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、またはこれら２つの組合せによって、具体化される。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）、フラッシュメモリ、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去およびプログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去可能なプログラム可能読み出し専用メモリ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、コンパクトディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、または当技術分野で知られている任意の他の形態の記憶媒体に存在してよい。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、また記憶媒体へ情報を書き込むことができるように、プロセッサに結合される。別の方法として、記憶媒体はプロセッサに組み込まれてもよい。プロセッサおよび記憶媒体は、特定用途向け集積回路（ＡＳＩＣ）内に存在することができる。ＡＳＩＣは、コンピューティング機器またはユーザー端末内に存在することができる。別の方法として、プロセッサおよび記憶媒体は、コンピューティング機器またはユーザー端末内の個別の部品として存在することができる。
【００５５】
開示された実施形態の上記の記述は、当業者が、開示された実施形態を実現できるように、または使用できるようにするために与えられる。これらの実施形態に対する様々な変更が、当業者には容易に明らかになるであろう。本明細書で明らかにされた原理は、本開示の範囲から逸脱することなく、他の実施形態に適用することができる。したがって、本開示は本明細書で示された実施形態に制限されることを意図しておらず、以下の特許請求の範囲で定義される原理および新規の特徴に合致する、可能な限り最も広い範囲まで認められるべきである。
【符号の説明】
【００５６】
１００ ＳＴＴ−ＭＲＡＭの素子
１０１ 磁気トンネル接合（ＭＴＪ）デバイス
１０２ ビット線アクセス電極
１０３ シード層
１０４ 反強磁性（ＡＦＭ）ピン止め層
１０６ ピン層
１０８ トンネルバリア層
１１０ フリー層
１１２ キャップ層
１１４ アクセストランジスタ電極
１１６ アクセストランジスタ
１１８ ビット線
１１９ ワード線
１２０ ソースコンタクト
１２２ 読み出し動作
１２４ 磁気モーメント
１２５ 磁気モーメント
１２６ 基板
１３０ ドレイン領域
１３２ ソース領域
１４０ 距離ｄ１
１４２ 距離ｄ２
１９０ 金属部分
１９２ 酸化された金属部分
２００ メモリシステム
２０２ トップコンタクト
２０３ シード層
２０４ 反強磁性（ＡＦＭ）ピン止め層
２０６ ピン層
２０８ トンネルバリア層
２１０ フリー層
２１２ キャップ層
２１８ ボトムコンタクト
２２２ ビット線
２２４ 磁気モーメント
２２５ 磁気モーメント
２２８ アクセストランジスタ
２３０ ワード線
２３２ ソース線
２８０ メモリアレイ
２８２ メモリセル
２８４ センスアンプ
２８６ アンプ出力
２９０ 第１の材料の第１の層
２９２ 第２の材料の第２の層
２９４ 第３の層
５００ 製造プロセス
５０２ 物理的なデバイス情報
５０４ ユーザーインターフェイス
５０６ 研究用コンピュータ
５０８ プロセッサ
５１０ メモリ
５１２ ライブラリファイル
５１４ 設計用コンピュータ
５１６ プロセッサ
５１８ メモリ
５２０ ＥＤＡツール
５２２ 回路設計情報
５２４ ユーザーインターフェイス
５２６ ＧＤＳＩＩファイル
５２８ 製造プロセス
５３０ マスク製造機
５３２ マスク
５３４ ウェハ
５３６ ダイ
５３８ パッケージングプロセス
５４０ パッケージ
５４２ ＰＣＢ設計情報
５４４ ユーザーインターフェイス
５４６ コンピュータ
５４８ プロセッサ
５５０ メモリ
５５２ ＧＥＲＢＥＲファイル
５５４ 基板組み立てプロセス
５５６ ＰＣＢ
５５８ プリント回路アセンブリ（ＰＣＡ）
５６０ 製品製造プロセス
５６２ 電子機器
５６４ 電子機器
【特許請求の範囲】
【請求項１】
磁気トンネル接合デバイスであって、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層が第１の金属部分と酸化された金属部分とを含むキャップ層と、を備える磁気トンネル接合デバイス
を備える、装置。
【請求項２】
前記金属部分がマグネシウムを含み、前記酸化された金属部分が酸化マグネシウムを含む、請求項１に記載の装置。
【請求項３】
前記第１の金属部分の第１の側が前記フリー層と接触し、前記第１の金属部分の第２の側が前記酸化された金属部分と接触する、請求項１に記載の装置。
【請求項４】
ピン層をさらに備える、請求項１に記載の装置。
【請求項５】
少なくとも１つの半導体ダイに組み込まれた、請求項１に記載の装置。
【請求項６】
前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１に記載の装置。
【請求項７】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項６に記載の装置。
【請求項８】
磁気トンネル接合デバイスであって、
フリー層と、
前記フリー層に隣接するバリア層と、
前記フリー層に隣接するキャップ層であって、前記キャップ層は第１の材料の第１の層と第２の材料の第２の層とバッファ層とを含み、前記第２の材料は前記第１の材料の酸化物を含むキャップ層と、を備える磁気トンネル接合デバイス
を備える、装置。
【請求項９】
前記第２の材料が、前記第１の材料の一部分を酸化することで形成される、請求項８に記載の装置。
【請求項１０】
前記第１の材料は大部分がマグネシウムであり、前記第２の材料は大部分が酸化マグネシウムである、請求項９に記載の装置。
【請求項１１】
前記第１の層が、前記フリー層から第１の距離に位置し、前記第２の層が、前記フリー層から第２の距離に位置し、前記第２の距離が前記第１の距離よりも長い、請求項８に記載の装置。
【請求項１２】
前記バッファ層が、実質的に非磁性の金属材料の層を含む、請求項８に記載の装置。
【請求項１３】
前記バリア層が、前記フリー層の第１の側に隣接し、前記キャップ層が、前記第１の側と反対側の、前記フリー層の第２の側に隣接する、請求項８に記載の装置。
【請求項１４】
少なくとも１つの半導体ダイに組み込まれた、請求項８に記載の装置。
【請求項１５】
前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項８に記載の装置。
【請求項１６】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１５に記載の装置。
【請求項１７】
閾値電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段と、
バリアを通る伝導電子の量子力学的トンネル効果によって、前記保存する手段に前記伝導電子を与えるための、トンネルバリア手段と、
スピンポンピング効果を低減するためのキャップ手段であって、前記キャップ手段が第１の金属部分と酸化された金属部分とを含み、前記保存する手段が前記トンネルバリア手段と前記キャップ手段の間に位置するキャップ手段と
を備える、装置。
【請求項１８】
少なくとも１つの半導体ダイに組み込まれた、請求項１７に記載の装置。
【請求項１９】
前記保存する手段、前記トンネルバリア手段、前記キャップ手段を含むメモリアレイをさらに備える、請求項１７に記載の装置。
【請求項２０】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１９に記載の装置。
【請求項２１】
磁気トンネル接合構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するステップと、
前記キャップ材料の一部分を酸化して酸化された材料の層を形成するステップと
を備える、方法。
【請求項２２】
前記キャップ材料がマグネシウムを含む、請求項２１に記載の方法。
【請求項２３】
前記キャップ材料を酸化することで、前記フリー層のスピンポンピング効果を低減する、請求項２１に記載の方法。
【請求項２４】
前記堆積させるステップと前記酸化するステップが、電子機器に組み込まれたプロセッサによって制御される、請求項２１に記載の方法。
【請求項２５】
磁気トンネル接合構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するための第１のステップと、
前記キャップ材料の一部分を酸化して酸化された材料の層を形成するための第２のステップと
を備える、方法。
【請求項２６】
前記第１のステップと前記第２のステップが、電子機器に組み込まれたプロセッサによって制御される、請求項２５に記載の方法。
【請求項２７】
コンピュータによって実行可能な命令を保存する、コンピュータ可読で有形な媒体であって、前記命令が、
磁気トンネル接合構造のフリー層上へのキャップ材料の堆積を開始してキャップ層を形成する、前記コンピュータによって実行可能な命令と、
前記キャップ材料の一部分の酸化を開始して酸化された材料の層を形成する、前記コンピュータが実行可能な命令と
を備える、コンピュータ可読で有形の媒体。
【請求項２８】
前記キャップ材料がマグネシウムを含む、請求項２７に記載のコンピュータ可読で有形な媒体。
【請求項２９】
前記キャップ材料を酸化することで、前記フリー層のスピンポンピング効果を低減する、請求項２７に記載のコンピュータ可読で有形な媒体。
【請求項３０】
バリア層を形成するステップと、
フリー層を形成するステップと、
キャップ層を形成するステップであって、前記バリア層が前記フリー層と隣接し、前記キャップ層が前記フリー層と隣接し、前記キャップ層が実質的に非磁性の材料の第１の層と、前記実質的に非磁性の材料の酸化物の第２の層とを含むステップと
を備える、方法。
【請求項３１】
前記実質的に非磁性の材料がマグネシウムを含む、請求項３０に記載の方法。
【請求項３２】
前記第１の層と前記フリー層の間の第１の距離が、前記第２の層と前記フリー層の間の第２の距離よりも短い、請求項３０に記載の方法。
【請求項３３】
前記バリア層が、前記フリー層の第１の側に隣接し、前記キャップ層が前記フリー層の第２の側に隣接し、前記第２の側は前記第１の側の反対側である、請求項３０に記載の方法。
【請求項３４】
ピン層を、前記バリア層に隣接するように形成するステップをさらに備える、請求項３０に記載の方法。
【請求項３５】
半導体デバイスの少なくとも１つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む、設計情報を受け取るステップと、
前記設計情報を変換してファイルフォーマットに適合させるステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を備える、方法。
【請求項３６】
前記データファイルがＧＤＳＩＩフォーマットを有する、請求項３５に記載の方法。
【請求項３７】
半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報にしたがって前記半導体デバイスを製造するステップと
を備える方法であって、前記半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む、方法。
【請求項３８】
前記データファイルがＧＤＳＩＩフォーマットを有する、請求項３７に記載の方法。
【請求項３９】
回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含む設計情報を受け取るステップであって、前記パッケージングされた半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを備える半導体構造を含む、設計情報を受け取るステップと、
前記設計情報を変換してデータファイルを生成するステップと
を備える、方法。
【請求項４０】
前記データファイルがＧＥＲＢＥＲフォーマットを有する、請求項３９に記載の方法。
【請求項４１】
回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報にしたがって前記パッケージングされた半導体デバイスを受け取るように構成される、前記回路基板を製造するステップと
を備える方法であって、前記パッケージングされた半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む少なくとも１つのメモリセルを備える、半導体メモリアレイを含む、方法。
【請求項４２】
前記データファイルがＧＥＲＢＥＲフォーマットを有する、請求項４１に記載の方法。
【請求項４３】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器に、前記回路基板を組み込むステップをさらに備える、請求項４１に記載の方法。
【請求項１】
磁気トンネル接合デバイスであって、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層が第１の金属部分と酸化された金属部分とを含むキャップ層と、を備える磁気トンネル接合デバイス
を備える、装置。
【請求項２】
前記金属部分がマグネシウムを含み、前記酸化された金属部分が酸化マグネシウムを含む、請求項１に記載の装置。
【請求項３】
前記第１の金属部分の第１の側が前記フリー層と接触し、前記第１の金属部分の第２の側が前記酸化された金属部分と接触する、請求項１に記載の装置。
【請求項４】
ピン層をさらに備える、請求項１に記載の装置。
【請求項５】
少なくとも１つの半導体ダイに組み込まれた、請求項１に記載の装置。
【請求項６】
前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項１に記載の装置。
【請求項７】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項６に記載の装置。
【請求項８】
磁気トンネル接合デバイスであって、
フリー層と、
前記フリー層に隣接するバリア層と、
前記フリー層に隣接するキャップ層であって、前記キャップ層は第１の材料の第１の層と第２の材料の第２の層とバッファ層とを含み、前記第２の材料は前記第１の材料の酸化物を含むキャップ層と、を備える磁気トンネル接合デバイス
を備える、装置。
【請求項９】
前記第２の材料が、前記第１の材料の一部分を酸化することで形成される、請求項８に記載の装置。
【請求項１０】
前記第１の材料は大部分がマグネシウムであり、前記第２の材料は大部分が酸化マグネシウムである、請求項９に記載の装置。
【請求項１１】
前記第１の層が、前記フリー層から第１の距離に位置し、前記第２の層が、前記フリー層から第２の距離に位置し、前記第２の距離が前記第１の距離よりも長い、請求項８に記載の装置。
【請求項１２】
前記バッファ層が、実質的に非磁性の金属材料の層を含む、請求項８に記載の装置。
【請求項１３】
前記バリア層が、前記フリー層の第１の側に隣接し、前記キャップ層が、前記第１の側と反対側の、前記フリー層の第２の側に隣接する、請求項８に記載の装置。
【請求項１４】
少なくとも１つの半導体ダイに組み込まれた、請求項８に記載の装置。
【請求項１５】
前記磁気トンネル接合デバイスを含むメモリアレイをさらに備える、請求項８に記載の装置。
【請求項１６】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１５に記載の装置。
【請求項１７】
閾値電流密度を超えるスピン分極電流によってプログラム可能な磁気モーメントの方向として、データ値を保存する手段と、
バリアを通る伝導電子の量子力学的トンネル効果によって、前記保存する手段に前記伝導電子を与えるための、トンネルバリア手段と、
スピンポンピング効果を低減するためのキャップ手段であって、前記キャップ手段が第１の金属部分と酸化された金属部分とを含み、前記保存する手段が前記トンネルバリア手段と前記キャップ手段の間に位置するキャップ手段と
を備える、装置。
【請求項１８】
少なくとも１つの半導体ダイに組み込まれた、請求項１７に記載の装置。
【請求項１９】
前記保存する手段、前記トンネルバリア手段、前記キャップ手段を含むメモリアレイをさらに備える、請求項１７に記載の装置。
【請求項２０】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器をさらに備え、前記メモリアレイが前記機器に組み込まれる、請求項１９に記載の装置。
【請求項２１】
磁気トンネル接合構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するステップと、
前記キャップ材料の一部分を酸化して酸化された材料の層を形成するステップと
を備える、方法。
【請求項２２】
前記キャップ材料がマグネシウムを含む、請求項２１に記載の方法。
【請求項２３】
前記キャップ材料を酸化することで、前記フリー層のスピンポンピング効果を低減する、請求項２１に記載の方法。
【請求項２４】
前記堆積させるステップと前記酸化するステップが、電子機器に組み込まれたプロセッサによって制御される、請求項２１に記載の方法。
【請求項２５】
磁気トンネル接合構造のフリー層上にキャップ材料を堆積させてキャップ層を形成するための第１のステップと、
前記キャップ材料の一部分を酸化して酸化された材料の層を形成するための第２のステップと
を備える、方法。
【請求項２６】
前記第１のステップと前記第２のステップが、電子機器に組み込まれたプロセッサによって制御される、請求項２５に記載の方法。
【請求項２７】
コンピュータによって実行可能な命令を保存する、コンピュータ可読で有形な媒体であって、前記命令が、
磁気トンネル接合構造のフリー層上へのキャップ材料の堆積を開始してキャップ層を形成する、前記コンピュータによって実行可能な命令と、
前記キャップ材料の一部分の酸化を開始して酸化された材料の層を形成する、前記コンピュータが実行可能な命令と
を備える、コンピュータ可読で有形の媒体。
【請求項２８】
前記キャップ材料がマグネシウムを含む、請求項２７に記載のコンピュータ可読で有形な媒体。
【請求項２９】
前記キャップ材料を酸化することで、前記フリー層のスピンポンピング効果を低減する、請求項２７に記載のコンピュータ可読で有形な媒体。
【請求項３０】
バリア層を形成するステップと、
フリー層を形成するステップと、
キャップ層を形成するステップであって、前記バリア層が前記フリー層と隣接し、前記キャップ層が前記フリー層と隣接し、前記キャップ層が実質的に非磁性の材料の第１の層と、前記実質的に非磁性の材料の酸化物の第２の層とを含むステップと
を備える、方法。
【請求項３１】
前記実質的に非磁性の材料がマグネシウムを含む、請求項３０に記載の方法。
【請求項３２】
前記第１の層と前記フリー層の間の第１の距離が、前記第２の層と前記フリー層の間の第２の距離よりも短い、請求項３０に記載の方法。
【請求項３３】
前記バリア層が、前記フリー層の第１の側に隣接し、前記キャップ層が前記フリー層の第２の側に隣接し、前記第２の側は前記第１の側の反対側である、請求項３０に記載の方法。
【請求項３４】
ピン層を、前記バリア層に隣接するように形成するステップをさらに備える、請求項３０に記載の方法。
【請求項３５】
半導体デバイスの少なくとも１つの物理的特性を表す設計情報を受け取るステップであって、前記半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む、設計情報を受け取るステップと、
前記設計情報を変換してファイルフォーマットに適合させるステップと、
前記変換された設計情報を含むデータファイルを生成するステップと
を備える、方法。
【請求項３６】
前記データファイルがＧＤＳＩＩフォーマットを有する、請求項３５に記載の方法。
【請求項３７】
半導体デバイスに対応する設計情報を含むデータファイルを受け取るステップと、
前記設計情報にしたがって前記半導体デバイスを製造するステップと
を備える方法であって、前記半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む、方法。
【請求項３８】
前記データファイルがＧＤＳＩＩフォーマットを有する、請求項３７に記載の方法。
【請求項３９】
回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含む設計情報を受け取るステップであって、前記パッケージングされた半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを備える半導体構造を含む、設計情報を受け取るステップと、
前記設計情報を変換してデータファイルを生成するステップと
を備える、方法。
【請求項４０】
前記データファイルがＧＥＲＢＥＲフォーマットを有する、請求項３９に記載の方法。
【請求項４１】
回路基板上のパッケージングされた半導体デバイスの物理的な位置情報を含む設計情報を含むデータファイルを受け取るステップと、
前記設計情報にしたがって前記パッケージングされた半導体デバイスを受け取るように構成される、前記回路基板を製造するステップと
を備える方法であって、前記パッケージングされた半導体デバイスが、
バリア層と、
フリー層と、
キャップ層であって、前記フリー層が前記バリア層と前記キャップ層の間に位置し、前記キャップ層がマグネシウム部分と酸化マグネシウム部分とを含むキャップ層とを含む少なくとも１つのメモリセルを備える、半導体メモリアレイを含む、方法。
【請求項４２】
前記データファイルがＧＥＲＢＥＲフォーマットを有する、請求項４１に記載の方法。
【請求項４３】
セットトップボックス、音楽プレーヤー、ビデオプレーヤー、娯楽装置、ナビゲーション機器、通信機器、携帯情報端末（ＰＤＡ）、固定位置データユニット、およびコンピュータからなる群から選択される機器に、前記回路基板を組み込むステップをさらに備える、請求項４１に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公表番号】特表２０１２−５１８９１０（Ｐ２０１２−５１８９１０Ａ）
【公表日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願番号】特願２０１１−５５１３２４（Ｐ２０１１−５５１３２４）
【出願日】平成２２年３月２日（２０１０．３．２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２５８３７
【国際公開番号】ＷＯ２０１０／１０１８６２
【国際公開日】平成２２年９月１０日（２０１０．９．１０）
【出願人】（５０７３６４８３８）クアルコム，インコーポレイテッド (446)
【Ｆターム（参考）】
【公表日】平成２４年８月１６日（２０１２．８．１６）
【国際特許分類】
【出願日】平成２２年３月２日（２０１０．３．２）
【国際出願番号】ＰＣＴ／ＵＳ２０１０／０２５８３７
【国際公開番号】ＷＯ２０１０／１０１８６２
【国際公開日】平成２２年９月１０日（２０１０．９．１０）
【出願人】（５０７３６４８３８）クアルコム，インコーポレイテッド (446)
【Ｆターム（参考）】
[ Back to top ]