【課題】記憶素子の加工が容易であり、かつ、記憶素子が安定した特性を有するメモリを提供する。
【解決手段】本実施形態によるメモリは、半導体基板を備える。複数のアクティブエリア列は、半導体基板上に設けられ第１の方向に配列された複数のアクティブエリアをそれぞれが含む複数のアクティブエリア列であり、第１の方向に対して直交する第２の方向に隣接するアクティブエリアは互いに半ピッチずつずれて配置されている。複数のセルトランジスタは、アクティブエリアのそれぞれに対応して設けられている。複数の記憶素子は、複数のセルトランジスタの一端に電気的に接続されている。上部電極は、複数のアクティブエリア列のうち第２の方向に隣接する第１および第２のアクティブエリア列に対応する複数の記憶素子に交互に接続されている。ビット線は、第１および第２のアクティブエリア列に含まれる複数のセルトランジスタの他端に電気的に接続されている。 （もっと読む）

【課題】チップ面積の縮小を図る。
【解決手段】磁気ランダムアクセスメモリは、メモリセル部の素子領域１０ａ上に形成された第１の拡散層１７ａと、第１の拡散層に接続された第１のコンタクトＣＢ１と、第１のコンタクト上に形成された第１の下部電極層２１ａと、第１の下部電極層上に形成された第１の抵抗変化層２２ａ及び第１の上部電極層２３ａと、周辺回路部において互いに異なる素子領域に形成された第２乃至第４の拡散層１７ｄ、１７ｅと、第２乃至第４の拡散層に接続された第２乃至第４のコンタクトＣＳ１、ＣＳ２と、第１の下部電極層、第１の抵抗変化層、第１の上部電極層と同じ高さに形成された第２の下部電極層２１ｂ、第２の抵抗変化層２２ｂ、第２の上部電極層２３ｂとを具備する。第２の下部電極層は、第２及び第３のコンタクトを接続する第１のローカル配線Ｌ１として機能する。 （もっと読む）

【課題】より容易な方法で集積度を向上させた情報格納装置を提供する。
【解決手段】本発明の情報格納装置は、基板と、基板上のゲートライン構造体を含むトランジスターと、少なくとも一部が基板内に埋め込まれてトランジスターの活性領域を定義する導電性分離パターン（ｃｏｎｄｕｃｔｉｖｅ ｉｓｏｌａｔｉｏｎ ｐａｔｔｅｒｎｓ）と、を有し、導電性分離パターンは、互いに電気的に連結される。 （もっと読む）

【課題】書込電流と熱安定性をバランスさせた記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による絶縁層とを有する。そして記憶層、絶縁層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層のサイズが磁化の向きの変化が一斉に生じる大きさよりも小さくなっている。 （もっと読む）

【課題】磁気ランダムアクセスメモリの読み出しマージンを増大させる。
【解決手段】メモリセル２００は、磁気記録層２と、磁気記録層２に接合された固定層１１、１２と、磁気記録層２に対向するように設けられたリファレンス層４１、４２と、リファレンス層４１、４２と磁気記録層２との間にそれぞれに挿入されたトンネルバリア膜３１、３２とを備えている。固定層１１、１２は、互いに逆の方向に固定された磁化を有している。リファレンス層４１、４２とトンネルバリア膜３１、３２とは、固定層１１、１２の間の位置に設けられている。リファレンス層４１、４２は、互いに逆の方向に固定された磁化を有している。 （もっと読む）

【課題】難エッチング材料を、高速、高精度及び低ダメージでエッチングする。
【解決手段】実施形態に係わるエッチング装置は、上面側に披処理基板１９が搭載されるステージ１１と、ステージ１１の上面側を覆うチャンバー１２と、ステージ１１の下面側に付加され、開口部を有する下部電極１３ａと、チャンバー１２内にエッチングガスを供給するガス供給部１４と、下部電極１３ａに高周波を印加することにより、チャンバー１２内のエッチングガスをプラズマ化する高周波電源部１７と、下部電極１３ａの開口部を介して被処理基板１９にマイクロ波を印加することにより、披処理基板１９の温度を最適範囲内に設定するマイクロ波発生部１５と、ガス供給部１４、高周波電源部１７及びマイクロ波発生部１５を制御する制御部１８とを備える。 （もっと読む）

【課題】ＴＡＴの短縮及び製造コストの低下を図る。
【解決手段】実施形態に係わる半導体装置の製造方法は、下地層上にピラーを形成する工程と、ＧＣＩＢ法を用いて、下地層上に、ピラーを覆い、かつ、上面の最も低い部分がピラーの上面よりも下にある絶縁層を形成する工程と、ＣＭＰ法を用いて、絶縁層及びピラーを、絶縁層の上面の最も低い部分まで研磨する工程とを備える。 （もっと読む）

【課題】素子特性の劣化なしにリデポ現象による電気的ショートを防止する。
【解決手段】実施形態に係わる磁気抵抗効果素子は、磁化方向が可変の記憶層１１と、記憶層１１上のトンネルバリア層１２と、トンネルバリア層１２上の磁化方向が不変の参照層１３と、参照層１３上のハードマスク層１４と、参照層１３及びハードマスク層１４の側壁上の側壁スペーサ層１７とを備える。記憶層１１及び参照層１３は、垂直磁化を有し、参照層１３の平面サイズは、記憶層１１の平面サイズよりも小さい。記憶層１１及び参照層１３のサイズ差は、２ｎｍ以下であり、側壁スペーサ層１７は、ダイアモンド、ＤＬＣ、ＢＮ、ＳｉＣ、Ｂ_４Ｃ、Ａｌ_２Ｏ_３及びＡｌＮのうちの１つを備える。 （もっと読む）

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果は、下部電極と、第１の磁性層と、第１の金属層と、第１の界面磁性層と、非磁性層と、第２の界面磁性層と、第２の金属層と、第２の磁性層と、上部電極層と、を持つ。前記第１の磁性層は、前記下部電極上に設けられて第１の金属原子を含む。前記第１の金属層は、前記第１の磁性層上に設けられて前記第１の金属原子を含む。前記第１の界面磁性層は、前記第１の金属層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の界面磁性層は、前記非磁性層上に設けられる。前記第２の金属層は、前記第２の界面磁性層上に設けられ、第２の金属原子を含む。前記第２の磁性層は、前記第２の金属層上に設けられ、前記第２の金属原子を含む。前記上部電極層は、前記第２の磁性層上に設けられる。前記第１の界面磁性層は、前記非磁性層側と反対側の界面にアモルファス金属層を含む。 （もっと読む）

【課題】安定して動作可能な磁気抵抗効果素子およびその製造方法を提供する。
【解決手段】実施形態の磁気抵抗効果素子は、下部電極と、第１の磁性層と、第１の界面磁性層と、第２の界面磁性層と、第２の磁性層と、上部電極とを持つ。前記第１の磁性層は前記下部電極上に設けられる。前記第１の界面磁性層は、前記第１の磁性層上に設けられる。前記非磁性層は、前記第１の界面磁性層上に設けられる。前記第２の磁性層は前記第２の界面磁性層上に設けられる。前記上部電極は、前記第２の磁性層上に設けられる。前記第１および第２の磁性層は、それぞれ磁化記憶層および磁化参照層の一方および他方である。前記上部電極は、貴金属と遷移元素もしくは希土類元素の合金層もしくは混合物層、または導電性酸化物層を含む。 （もっと読む）

【課題】抵抗変化メモリの製造プロセスにおけるＰＥＰ数を削減する。
【解決手段】実施形態に係わる抵抗変化メモリは、第１の方向及びこれに直交する第２の方向にそれぞれ交互に配置される複数の抵抗変化素子ＭＴＪ及び複数のビアＶ０と、複数の抵抗変化素子ＭＴＪの側壁上に配置される複数の側壁絶縁層ＰＬとを備える。複数の抵抗変化素子ＭＴＪは、一定ピッチで格子状に配置され、複数の側壁絶縁層ＰＬの側壁に垂直な方向の厚さは、複数の側壁絶縁層ＰＬが互いに部分的に接触し、複数の側壁絶縁層ＰＬ間に複数のホールが形成される値に設定される。複数のビアＶ０は、これら複数のホール内に配置される。 （もっと読む）

【課題】磁気記録素子のＭＲ比の向上を図る。
【解決手段】実施形態に係わる磁気記録素子は、磁化が可変で磁化容易軸方向が膜面に垂直となる方向の磁気記録層１１と、磁化が膜面に垂直となる方向に固定される磁気固着層１２と、磁気記録層１１と磁気固着層１２との間の非磁性バリア層１３と、磁気記録層１１と非磁性バリア層１３との間の挿入層１４とを備える。挿入層１４は、軟磁性材料、ホイスラー合金、ハーフメタル酸化物、及び、ハーフメタル窒化物のうちの１つを含む。 （もっと読む）

【課題】ＭＴＪ素子にデータを書き込むために充分に大きな電流を駆動することができるセルトランジスタを備え、かつ、容易に製造可能なメモリを提供する。
【解決手段】本実施形態によるメモリはアクティブエリアを備え、セルトランジスタはアクティブエリアに形成されている。ＭＴＪ素子の一端がセルトランジスタのソース／ドレインの一方に電気的に接続されている。第１のビット線は、セルトランジスタのソース／ドレインの他方に電気的に接続されている。第２のビット線は、ＭＴＪ素子の他端に電気的に接続されている。ワード線は、セルトランジスタのゲートに電気的に接続され、あるいは、セルトランジスタのゲートとして機能する。１つの第１のビット線に対して複数の第２のビット線が対応している。ＭＴＪ素子が同一のワード線および同一のアクティブエリアを共有している。アクティブエリアは、第１および第２のビット線の延伸方向に連続して形成されている。 （もっと読む）

【課題】記憶素子に充分な電流を流すことができるようにセルトランジスタの電流駆動能力を充分に確保しつつ、ユニットセルのレイアウト面積が従来よりも小さい半導体記憶装置を提供する。
【解決手段】本実施形態による半導体記憶装置は、半導体基板と、半導体基板に形成されたアクティブエリアを備える。複数のセルトランジスタがアクティブエリアに形成されている。第１のビット線および第２のビット線は、互いに対をなす。複数のワード線は第１および第２のビット線と交差する。複数の記憶素子の一端がセルトランジスタのソースまたはドレインに電気的に接続され、他端が第１または第２のビット線に接続されている。第１および第２のビット線は、両方とも同一のアクティブエリアに対して記憶素子を介して接続されている。 （もっと読む）

【課題】信頼性の高い低消費電力不揮発性メモリを提供する。
【解決手段】磁気メモリセルが備えるトンネル磁気抵抗効果素子４０２の強磁性自由層２００の磁化容易軸方向に対して直交する方向、特に膜面垂直方向に４５度の角度をなす方向に適当な磁界を印加した状態でスピントランスファートルクにより強磁性自由層の磁化反転を行う。 （もっと読む）

【課題】 基準素子の抵抗値のばらつきを抑制することが望まれている。
【解決手段】 基板上に磁気抵抗素子及び基準素子が形成されている。磁気抵抗素子は、トンネル絶縁層を自由磁化層と固定磁化層とで挟んだ構造を有し、自由磁化層の磁化方向によって低抵抗状態と高抵抗状態との間で抵抗が変化し、第１の方向に長い平面形状を有する。基準素子は、トンネル絶縁層を自由磁化層と固定磁化層とで挟んだ構造を有し、磁気抵抗素子の低抵抗状態の抵抗と高抵抗状態の抵抗との間の抵抗を有し、第１の方向と直交する第２の方向に長い平面形状を有する。 （もっと読む）

【課題】外部放射線に対し耐性を有し、誤動作なく安定した動作する信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層は、Ｂを含有する強磁性層を含み、Ｂにふくまれる１０Ｂの同位体比率が、自然界における１９．９％よりも低くなっている。 （もっと読む）

【課題】書き込み電流（反転電流）および熱安定性のばらつきを抑制し、安定して動作する、信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の面内磁化状態により保持する記憶層と、該記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による中間層とを有する。
そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行うとともに記憶層の困難軸方向の異方性磁界が、垂直方向の異方性磁界よりも小さくなっている。 （もっと読む）

【課題】書き込み電流を増大させることなく、熱安定性を改善することができるメモリを提供する。
【解決手段】情報を磁性体の磁化状態により保持する記憶層を有し、この記憶層に対して、中間層を介して磁化固定層が設けられ、中間層が絶縁体から成り、積層方向にスピン偏極した電子を注入することにより、記憶層の磁化の向きが変化して、記憶層に対して情報の記録が行われる記憶素子と、この記憶素子の積層方向に流す電流を供給する配線とを備え、記憶素子の上に隣接して積層された層に、記憶層と熱膨張係数の異なる、ＴｉＮ，ＷＮ，ＴａＮ，Ｍｏのうちのいずれかの材料が用いられ、記憶層に歪が印加されているメモリを構成する。 （もっと読む）

【課題】スピントルク型磁気メモリにおいて、熱安定性及び反転電流のバラツキを抑制する。
【解決手段】上記記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、上記記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行う。この構成において、記憶層の飽和磁化をＭｓ（ｅｍｕ／ｃｃ）、上記記憶層の膜厚をｔ（ｎｍ）としたときに、記憶層の膜厚ｔは、（１４８９／Ｍｓ）−０．５９３＜ｔ＜（６８２０／Ｍｓ）−１．５５を満たすようにする。 （もっと読む）