【課題】ライト素子により、媒体へのライト動作を行う媒体記憶装置において、ライト系経路の診断を装置のパフォーマンスを低下せずに、実行する。
【解決手段】ホストのライトコマンドに対しては、ライトデータをデータメモリ（１４）に格納し、ホストに応答を返し、その後、データメモリ（１４）から記憶媒体（１９）へライトバックする。このライトバック時に、ライトデータの最終部分を含む一部のデータを、記憶媒体（１９）からリードし、データコンペアを行う。このため、ホストに影響せずに、ライト系経路の診断が可能となり、最終部分を含む一部のデータを対象とするため、短時間で、診断が可能となり、パフォーマンスの低下を最小限にできる。 （もっと読む）

【課題】プロセッサ間でデータのコヒーレンシーを動作効率よく保つことができるキャッシュメモリ及びこのキャッシュメモリを備えたプロセッサを提供する。
【解決手段】複数のプロセッサによってキャッシュされたデータが保存されるデータメモリ２０７、データメモリ２０７におけるデータのアドレスを一括して管理するタグメモリ２０６、プロセッサによって供給を要求されたデータのアドレスをタグメモリ２０６によって管理されているアドレスと照合し、供給を要求されたデータがデータメモリ２０７から読出し可能であるか否か検出するヒット検出部２０８、ヒット検出部２０８によってデータが読出し可能であることが検出された場合、検出されたデータをプロセッサに供給するキャッシュ制御部１０３を備える。 （もっと読む）

【課題】ディスク書き込みに係る応答時間を保証すること。
【解決手段】ディスク管理装置１００は、ドライバ１５０がデータバッファ１２０に記録されたデータをＩ／Ｏバッファ１３０，１４０に複写し、Ｉ／Ｏバッファ１３０，１４０に記憶されたデータをディスク２１０，２２０にそれぞれ書き込み、いずれか一方のディスクに対するデータ書き込みが正常に行われた場合、または、所定時間が経過した時点で、アプリケーション処理部１１０に書き込み結果を通知する。 （もっと読む）

【課題】
リード・データのキャッシュ・ヒット率を上げる。
【解決手段】
本発明の一実施形態に係るＨＤＤ１は、リード・データの磁気ディスク１１からの読み出しのために、リード・バッファ２４１を全体として使用するか、一部の連続領域４１１を使用するかを決定する。一部の連続領域を使用すると決定した場合に、その一部の連続領域内において、先端位置と終端位置が連結された連続領域であるサブ・バッファ４１２を規定し、そのサブ・バッファへのデータ書き込みとそのサブ・バッファからのホスト５１へのデータの読み出しとを並列して実行する。サブ・バッファの容量は後データＢＤのデータ長と一致する。 （もっと読む）

【課題】 データ・コヒーレンシを保ちつつ、ライト・アクセスを含むメモリ・アクセスの効率化を図る。
【解決手段】 バス１０、１１と、バスに接続するメモリ１７、メモリ・コントローラ１６、キャッシュを有する第１デバイス１３、および第２デバイス１５を備え、メモリ・コントローラは、キャッシュのデータおよび第２デバイスがメモリにライト・アクセスする場合におけるライト・データを一時記憶するためのバッファ２０を含むことを特徴とするメモリ・システムを提供する。メモリ・コントローラのバッファに、キャッシュのデータおよび第２デバイスがメモリにライト・アクセスする場合におけるライト・データを一時記憶することにより、第２デバイスのライト・アクセス・リトライをなくしつつ同時にデータ・コヒーレンシを保つことができる。 （もっと読む）

【課題】 キャッシュメモリにおける消費電力を低減し、処理効率の向上を図ること。
【解決手段】 情報処理装置１は、読み出し対象であるデータがプロセッサから読み出されている際に、引き続いて読み出されると予想されるデータがキャッシュされているか否かを検出する。そして、引き続いて読み出されると予想されるデータがキャッシュに記憶されている場合、そのデータを先読みキャッシュ部３０に記憶し、引き続いて読み出されると予想されるデータがキャッシュに記憶されていない場合、そのデータをメインメモリ７から読み出し、先読みキャッシュ部３０に記憶する。その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部３０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部３０からプロセッサに出力する。 （もっと読む）

【課題】 記憶メディアへの書込みにエラーが生じたことを検出するために記憶制御装置の性能が劣化してしまうことを抑える。
【解決手段】 ホスト装置（３０１）からのライトデータを記憶するキャッシュ領域（３０７）と、記憶メディア（３１３）と、記憶メディアのためのデータ記憶域（３２１）と、比較部（３２７）とが備えられる。キャッシュ領域（３０７）上のＮ個のライトデータについて第一比較対象が生成され、Ｎ個のライトデータがデータ記憶域（３２１）に転送される。データ記憶域の指定されたアドレスからライトデータが読み出され、そのライトデータが記憶メディアに書かれる。Ｎ個のライトデータが読み出された場合、それらについての第二比較対象が生成される。第一比較対象と第二比較対象との比較が、比較部により行われ、その比較の結果が不適合の場合、キャッシュ領域上のＮ個のライトデータが再びデータ記憶域に転送される。 （もっと読む）

【課題】 システムバスの使用効率を向上させることのできるキャッシュメモリのライトバック装置を提供する。
【解決手段】 ライトバック装置１は、キャッシュメモリ１００のインデックスを走査してダーティなキャッシュラインを検出するライトバック制御部２と、システムバス２００を監視してシステムバス２００のアイドル状態を検出するスヌープ部４と、ライトバック制御部２によりダーティであることが検出されたキャッシュラインのデータを一時保存し、その後、スヌープ部４によりシステムバス２００がアイドル状態であることが検出されたときに、システムバス２００を介してメインメモリ３００へ１ワードごとにシングルライトでライトバックするシングルライトバックライトバッファー部５とを有する。 （もっと読む）

【課題】 依存性によるデータ・エラーの発生を回避し、複数の命令を平行処理的にアウト・オブ・オーダで実行可能にする。
【解決手段】 命令フェッチ・ユニットと、命令をアウト・オブ・オーダで実行するための実行ユニットとを含み、実行ユニットが、レジスタファイル（２５０）と、複数の機能ユニット（２６０，２６２）と、レジスタファイルから複数の機能ユニットへデータを転送する第１バス（２５４，２２５）と、複数の機能ユニットからレジスタファイルへデータを転送する第２バス（２７５，２７６）と、命令ウインドウ内の命令のすべてに関して、アウト・オブ・オーダでメモリシステムにロード要求を行い、命令ウインドウ内の命令のすべてに関してイン・オーダでストア要求を行うよう適応させたロードストア・ユニット（２０５）とを含むようにしたものである。 （もっと読む）

【課題】依存性によるデータ・エラーの発生を回避し、複数の命令を平行処理的にアウト・オブ・オーダで実行可能にする。
【解決手段】 命令フェッチ・ユニットと、命令をアウト・オブ・オーダで実行するための実行ユニットとを含み、実行ユニットが、レジスタファイル（２５０）と、複数の機能ユニット（２６０，２６２）と、レジスタファイルから複数の機能ユニットへデータを転送する第１バス（２５４，２２５）と、複数の機能ユニットからレジスタファイルへデータを転送する第２バス（２７０，２７５，２７６）と、命令ウインドウ内の命令のすべてに関して、アウト・オブ・オーダでメモリシステムにロード要求を行い、命令ウインドウ内の命令のすべてに関してイン・オーダでストア要求を行うよう適応させたロードストア・ユニット（２０５）とを含むようにしたものである。 （もっと読む）

【課題】主記憶装置のデータに対する参照を効率的に制御することができること。
【解決手段】中央処理装置１０は、命令の実行順序を変換して処理するアウトオブオーダ処理に基づいて、ロード命令とストア命令とプリフェッチ命令とを少なくとも実行し、有効ＭＩＢ検出部１０４１ａは、主記憶装置３０のデータに対する一次キャッシュ１０３４の参照要求が保持された一次キャッシュＭＩＢ１０３６の数を検出し、ＭＩＢ制御部１０４１ｃは、検出されたキャッシュバッファの数が所定の数に達した場合に、ロード命令またはストア命令による参照要求をプリフェッチ命令による参照要求に優先して一次キャッシュＭＩＢ１０３６に保持するよう制御する。 （もっと読む）

【課題】１つの弱いメモリ順序モデルを有するプロセサにおける複数の順序付きメモリ操作の性能改善。
【解決手段】１つの第１メモリ操作に対応する操作順序キュー内の第１エントリに対応する１つの第１順序ベクトルを発生する工程と、第１メモリ操作が完了するまで、１つの後のメモリ操作を完了させないようにする工程とを含む。この方法では、操作順序キューを、例えば１つのロードキューまたは１つのストアキューとすることができる。同様に、１つの第１操作順序キューの１つのエントリに対する順序ベクトルを、１つの第２操作順序キュー内の複数のエントリに基づいて発生できる。更に、このような１つのエントリは、第２操作順序キュー内の１つのエントリを識別する１つの領域を含むことができる。１つの結合バッファを第１操作順序キューに結合でき、複数のあらゆる先の書き込みが視認可能になった時に結合バッファは１つの信号を発生できる。 （もっと読む）

【課題】 キャッシュシステムにおけるライトバックオペレーションおよびリロードオペレーションを並列に処理するとともに、回路利用の最適化を図る。
【解決手段】 キャッシュストレージ内に可動バッファを実装する。データおよびそれに対応するポインタを特定のバッファに不変にアサインすることをせず、バッファは、キャッシュ内を論理的に移動することができる。リロードポインタＲＰ３２５は空きエントリを指定するため、この空きエントリによって、リロードデータを常に格納することができる。ビクティムポインタＶＰ３３０は、次のライトバックオペレーションのためのビクチムエントリの候補を常に指定する。リロードバッファ、ビクティムバッファ、集積されたライトバックバッファのための可動ポインタによって、キャッシュ内部におけるデータの移動を必要としないため、キャッシュミスを効率良く対応することができる。 （もっと読む）

【課題】 より効率的な永続的記憶装置を提供すること。
【解決手段】 １つまたは複数の長期記憶媒体を不揮発性メモリと一緒にする。一実施形態では、不揮発性メモリの一部が、長期記憶媒体に対する書込みおよび読取りのための書込みバッファおよび読取りキャッシュとして使用される。不揮発性メモリの書込みバッファおよび読取りキャッシュとしての使用を制御するためにインターフェースが設けられる。さらに、不揮発性メモリの一部が、長期記憶媒体の指定のセクタに関する直接マッピングを実現するように使用される。永続的記憶装置に関する記述データが、不揮発性メモリの別の部分に格納される。 （もっと読む）

不揮発性メモリとホストとの間に置かれるバッファキャッシュは、異なる処理について動作するセグメントに区分されてもよい。キャッシュポリシーは、ライトスルー、書き込み、および先読みを含む。ライトスルーとライトバックポリシーは、速度を改善する。先読みキャッシュは、バッファキャッシュと不揮発性メモリとの間におけるバスのより効率的な使用を可能とする。動作（セッション）コマンドは、電力損失に対して保証することにより揮発性メモリにおけるデータ保持を可能とする。
（もっと読む）

計算ユニット、および計算ユニットに結合されるデータ先取りユニットを含む再構成可能なプロセッサであって、データ先取りユニットはメモリからデータを検索し、そのデータをメモリおよびデータアクセスユニットを介して計算ユニットへ供給し、データ先取りユニット、メモリ、およびデータアクセスユニットはプログラムによって構成される。さらに、共通メモリ、および共通メモリに結合される１つ以上の再構成可能なプロセッサを含む再構成可能なハードウェアシステムであって、再構成可能なプロセッサの少なくとも１つはユニットと共通メモリとの間でデータを読み書きするためにデータ先取りユニットを含み、データ先取りユニットはシステム上で実行されるプログラムによって構成される。さらに、再構成可能なプロセッサにおいてメモリとデータ先取りユニットとの間でデータを転送することと、計算ユニットとデータ先取りユニットとの間でそのデータを転送することとを含む、データを転送する方法である。 （もっと読む）