【課題】キャッシュ状態のバックアップ時の電力消費を低減するマルチプロセッサシステムを提供することを課題とする。
【解決手段】キャッシュをそれぞれ備える複数のプロセッサを有し、システム停止時に各プロセッサのキャッシュの状態を外部記憶装置に順次保存するマルチプロセッサシステムであって、複数のプロセッサへの給電を管理する給電管理手段を備え、給電管理手段は、システム停止時に、複数のプロセッサの任意のプロセッサのキャッシュの状態の外部記憶装置への保存が完了する毎に、任意のプロセッサの次にプロセッサのキャッシュの状態を保存するプロセッサのキャッシュの状態の外部記憶装置への保存が完了する前に、任意のプロセッサへの給電を停止することを特徴とする。 （もっと読む）

【課題】ＬＳＩ内部に不揮発性記憶素子が不要で、電源ＩＣを制御するファームウェア、電源ＩＣとＬＳＩ間の通信が不要で、ＬＳＩ側のピンを削減でき、開発、検証コストを抑えつつ、最適な電源電圧供給を実現することが可能な半導体装置を提供する。
【解決手段】遅延情報に応じた電源電圧を発生する電源電圧発生回路（電源ＩＣ）１３と、電源ＩＣ１３から電源電圧が供給される集積回路（ＬＳＩ）１２と、を有し、ＬＳＩ１２は、電源ＩＣ１３から電源電圧が供給されて動作するときの遅延情報をモニタする遅延情報モニタ１２１を含み、電源ＩＣ１３は、遅延情報モニタ１２１による遅延情報に関連する遅延情報を保持可能な遅延情報レジスタ１３１と、遅延情報レジスタ１３１に保持された遅延情報に応じた電源電圧を発生してＬＳＩ１２に供給する電圧制御回路１３３と、を含む。 （もっと読む）

複数の電源回路の起動を所定のタイミングで制御する電源始動順序付け機構が開示される。機構は、時間値信号を供給するように構成された時間値発生器と、電源回路ごとに設けられ、時間値信号を受信し且つ受信された時間値信号から対応する電源回路に起動信号をそれぞれ供給するように構成された論理回路とを備え、各論理回路は、各電源回路の始動タイミング値と関連付けられるため、関連付けられた始動タイミング値が受信された時間値信号と一致した場合に起動信号が供給される。そのような機構を備える装置及び複数の電源回路の起動を制御する方法も開示される。
（もっと読む）

【課題】ハイバネーションによる起動であっても、ソフトウェアの正当性を正しく検証可能な情報処理技術を提供する。
【解決手段】ＴＰＭ登録処理では、ＢＩＯＳ２０は、ハイバネーションイメージを生成する際に、これとコンテキスト情報とを用いてハッシュ値を計算してＰＣＲ５３へ登録する。ＴＰＭ５は、通常の起動時のためのＰＣＲ５１〜ＰＣＲ５３のハッシュ値の組み合わせと、ハイバネーションによる起動時のためのＰＣＲ５１,ＰＣＲ５３のハッシュ値の組み合わせと、暗号鍵とを含むブロブを生成する。正当性検証処理では、ＢＩＯＳ２０は自身のハッシュ値を計算しこれをＰＣＲ５１へ登録し、ハイバネーションイメージ及びコンテキスト情報のハッシュ値を計算してＰＣＲ５３に登録する。ＴＰＭ５は、ブロブと、ＰＣＲ５１,ＰＣＲ５３に各々登録されているハッシュ値とを用いて、ブロブに含まれる暗号鍵の取り出しを許可するか否かを判断する。 （もっと読む）

【課題】本発明は、省電力モード処理の処理時間の短縮化を図った半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体に関する。
【解決手段】ＡＳＩＣ２は、省エネモードへの移行時に、省エネモード時に電源の供給が停止される機能モジュール１１、１２のレジスタのパラメータ及びＰＣＩｅコントローラ１３のレジスタのパラメータを、ＡＳＩＣ２内のパラメータＤＭＡＣ１８によって、省エネモード時においても記憶内容を保持する不揮発性メモリ１７に転送して書き込み、省エネ復帰要因検知モジュール１５が省エネモードからの復帰要因を検知すると、パラメータＤＭＡＣ１８によって不揮発性メモリ１７のパラメータを機能モジュール１１、１２及びＰＣＩｅコントローラ１３のレジスタに転送して書き戻す。 （もっと読む）

メモリデバイス及びシステムは、可変負荷にわたる電圧許容誤差に対処するための電圧センスラインを含む。該メモリデバイス及びシステムは、メモリモジュール上の回路構成に結合された第１の複数ピンと、該メモリモジュール上の電力レールに結合された第２の複数ピンとを有したメモリモジュールコネクタを備える。該第２の複数ピンは、外部から該メモリモジュールへの該電力レールの監視を可能にする。
（もっと読む）

【課題】故障等の障害のあるメモリにおける無駄な電力消費を排除し、装置全体として消費電力を大幅に低減する。
【解決手段】複数のＲＡＭ（メモリ）２−０−２−００〜２−０−２−１０と、書き込みデータ／読み出しデータの分配／編集を行うデータ分配回路２−０−１と、上位装置からのリクエストに応じてＲＡＭ制御信号（メモリ制御信号）を生成し、各ＲＡＭ２−０−２−００〜２−０−２−１０に送出するＲＡＭ制御信号生成回路２−０−０と、を備え、ＲＡＭ制御信号生成回路２−０−０が、故障したＲＡＭを個別に省電力制御する省電力制御回路１１−０〜１１−１０を備える。 （もっと読む）

【課題】記憶されたイベントデータの信頼性を向上させることのできるリアルタイムクロックを提供する。
【解決手段】上記課題を解決するためのリアルタイムクロック１０は、イベント検出信号が外部から入力されたことを検出するイベント検出回路２０と、発振回路１６から出力された信号に基づいて前記時刻データを生成する計時回路１８と、メモリ４０と、イベント検出回路２０により前記イベント検出信号の入力を検出した場合、リアルタイムクロック１０の動作状態を示す付加データと、計時回路１８により生成された前記時刻データとを有するイベントデータをメモリ４０に記録する制御回路４２と、を備えたことを特徴とする。 （もっと読む）

【課題】外部装置側の電源電圧の低下に伴う処理を安定に行う。
【解決手段】外部の電源に接続する電源端子１１と、電源端子１１における電源電圧の絶対値が所定の値以上であるか否かを検出する電圧検出回路１２と、電源電圧の絶対値が所定の値未満である場合にその旨の情報を保持するレジスタ１３と、レジスタ１３に保持された情報を外部から読み出し可能とする出力端子１５と、を備える。 （もっと読む）

【課題】 外部アプリケーションを任意の媒体や領域にインストールした場合に外部アプリケーションの起動を選択的に行い、多種多様な機能を提供すること。
【解決手段】 画像形成処理に関するシステム側の処理を行うサービスモジュールを有し、当該サービスモジュールとは別にアプリケーションを搭載可能に構成された画像形成装置において、アプリケーションを格納した少なくとも１つの場所を示す起動選択情報を参照し、当該起動選択情報に従って前記少なくとも１つの場所からアプリケーションを起動するアプリケーション起動手段を備えた。 （もっと読む）

【課題】チップ形状についての制約が大きく内部電源配線抵抗を低抵抗化する視点から最適なレイアウトができない場合でも、ＲＡＭ回路ブロックの性能が悪化しないこと。
【解決手段】本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。内部電源回路（１０）は、複数のＲＡＭ回路ブロック（ＲＡＭ１〜ＲＡＭｎ）のうちの選択ＲＡＭ回路ブロックが選択されたとき、選択ＲＡＭ回路ブロックの配置場所に応じた電圧を出力電圧（ＶＩＮＴ１’）として選択ＲＡＭ回路ブロックに供給する。 （もっと読む）

【課題】低消費電力モードに移行した場合の消費電流の検査を、より簡単にできるマイクロコンピュータを提供する。
【解決手段】ＣＰＵ２は、スリープモードに移行する直前に、レジスタ４のデータをメモリ５に退避させ、スリープ／ウェイクアップ制御部６は、スリープモードに移行するとレジスタ４をリセットして初期化する。そして、ＣＰＵ２は、スリープモードから通常動作モードに移行した直後に、メモリ５に退避させたデータをレジスタ４に復帰させる。 （もっと読む）

【課題】 ハードディスクやフラッシュメモリが存在しないシステムにおいても適用可能なメモリ管理技術を提供する。
【解決手段】 複数のメモリバンクから構成される主記憶装置を有し、前記主記憶装置上のメモリ領域の割り当ておよび解放を管理する計算機システムにおいて、サスペンド時に、メモリ領域の割り当ておよび解放の状況に基づいて特定のメモリバンクにデータをコピーして集め、特定のメモリに該データが入りきらない場合は、使用頻度の低いページを圧縮して格納し、そのメモリバンク以外のメモリバンクに対してその節電のための制御を行うメモリ節電手段を具備することを特徴とする計算機システム。 （もっと読む）

【課題】 ＤＤＲタイプのメモリ素子を使用して、高いパフォーマンスと低消費電力化を両立する。
【解決手段】高速動作が要求されない場合においては、ＤＬＬ回路に供給するリファレンスクロック信号を固定したまま、メモリモジュールに供給するクロック信号の周波数を低くすることによって、システム全体の低消費電力化を達成する。高速動作が要求される場合においては、ＤＬＬ回路に供給するリファレンスクロック信号と同じ周波数のクロック信号をメモリモジュールに供給することで、高いパフォーマンスを達成する。 （もっと読む）

システムは、メモリコントローラと通信する直列接続された複数のメモリデバイスを備える。ID番号によって指定されたメモリデバイスは、通常の電力消費レベルでの動作を実行する。指定されていないデバイスは、少ない電力消費で信号転送動作を実行する。指定されたメモリデバイスは、内部クロック発生器をイネーブルし、動作に必要な全クロックを生成する。指定されていないメモリデバイスは、次のメモリデバイスにコマンドを転送するための部分動作用のクロックを生成する。他の実施例ではメモリデバイスは、IDが一致しない場合、次のメモリデバイスに入力コマンドを転送しない。他の実施例ではメモリデバイスは、IDが一致している場合、コマンドの内容を静的な出力に置換しコマンドを伝送する。このような部分クロックの発生、コマンドの非転送及びコマンド内容の置換により、システムは少ない電力消費で動作する。
（もっと読む）

【課題】別途ＣＰＵを設けることなく装置に異常が発生した際にシステムがどのように動作していたのかを示す履歴情報を生成する。
【解決手段】ＣＰＵ１０１は、画像処理装置１の動作モードを通常動作モードと省エネモードの間で双方に切り換えるにあたり、予め各ユニットが有する内部レジスタに書き込まれている情報をＢａｃｋ Ｕｐ ＳＲＡＭ１０５に書き込む。その結果、仮に画像処理装置１に異常が生じても、その直前の動作状況を示すレジスタ情報がＢａｃｋ Ｕｐ ＳＲＡＭ１０５に保存されているため、その情報を読み出し異常の原因解析に役立てることができる。 （もっと読む）

【課題】電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、伝送線路から供給される電流と演算処理に対する動作クロック周波数を可変して、低消費電力用または高速演算処理用を１種類の構成で実現するフィールド機器を提供すること。
【解決手段】電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、前記伝送線路から供給される電流と前記演算処理に対する動作クロック周波数を、少なくとも２段階に可変するための設定データを出力する設定部と、前記設定データに基づき前記伝送線路から供給される電流を可変する電流可変部と、前記設定データに基づき前記演算処理に対する動作クロック周波数を可変する周波数可変部を備えた、ことを特徴とするもの。 （もっと読む）

【課題】システムオンチップがスリープモードであっても低電力が実現できるリテンション入出力装置を含むシステムオンチップを提供する。
【解決手段】ノーマルＮモード時入出力状態を決定する第１入出力制御信号、スリープＳモード時入出力状態を決定する第２入出力制御信号、ノーマル値、及びスリープ値を生成する制御部、第１、第２入出力制御信号、ノーマル値、スリープ値を格納する第１〜第４レジスタ、第１、第２入出力制御信号の何れかを選択する第１選択器、ノーマル値に応答し外部への送信信号を生成する内部ロジック回路、第４レジスタ出力と内部ロジック回路出力の何れかを選択する第２選択器、第１、第２選択器を制御する電力制御部、ＮモードからＳモード転換時、第１、第２選択器の出力を格納するリテンション入出力装置とを有し、ＮモードからＳモード転換時、リテンション入出力装置の入出力状態は、第１選択器の出力により保持される。 （もっと読む）

【課題】低消費電力状態の解除に伴う誤動作を解消する。
【解決手段】動作電源の供給と遮断が制御される内部回路と、動作モードに応じて記内部回路に対する動作電源の供給と遮断を制御する電源制御回路（３０）とを有する。電源制御回路は、記憶回路（３５，３６）及び電源制御シーケンス回路（３９）を有する。記憶回路は動作電源の供給と遮断を切換え指示する切換え指示データと動作電源の遮断及び解除の動作モードを決める低消費電力モードデータを入力して保持する。電源制御シーケンス回路は、前記記憶回路が保持する切換え指示データと低消費電力モードデータを参照して動作電源の遮断と供給の遷移制御を行い、低消費電力モードデータに応ずる動作電源の供給遮断状態において前記切換え指示データにより動作電源の供給遮断状態を解除するとき、動作電源の供給を受ける内部回路の動作が保証されるまで前記低消費電力モードデータの新たな参照を抑制する。 （もっと読む）

【課題】オーディオファイルの再生に適応したコンピュータシステムを提供する。
【解決手段】システムＣＰＵと、メモリと、圧縮されたオーディオデータを含む少なくとも１つのドライブと、入力オーディオ装置と、少なくとも前記システムＣＰＵと前記メモリとを制御することに適応した１番目のオペレーティングシステムと、２番目のオペレーティングシステムとを具備し、前記２番目のオペレーティングシステムが、前記システムＣＰＵに前記圧縮されたデータを復元させると共に、前記圧縮されたデータを前記メモリへ記憶させるように構成されると共に、音声録音アプリケーションの間、前記利用者がアナログ音声データを前記入力オーディオ装置に入力することを可能にするように構成されることを特徴とする。 （もっと読む）