【課題】効率の良いリフレッシュ処理を行うことが可能な半導体記憶装置を提供する。
【解決手段】データ消去の単位であるブロックにデータを記憶することが可能な不揮発性メモリを備えた半導体記憶装置であって、前記ブロックのうちから選択された監視対象ブロックに記憶されたデータの誤り数を監視し、前記データの誤り数が所定の閾値以上である監視対象ブロックに対してリフレッシュを行うことにより効率の良いリフレッシュ処理を行うことが可能な半導体記憶装置。 （もっと読む）

情報処理装置は、情報処理装置本体と、前記情報処理装置本体内に収容される不揮発性半導体メモリドライブとを含む。不揮発性半導体メモリドライブは、不揮発性半導体メモリと、前記情報処理装置本体からのコマンドに応じて、前記不揮発性半導体メモリのライト動作、リード動作、およびイレーズ動作を制御すると共に、前記不揮発性半導体メモリのライト動作、リード動作、およびイレーズ動作に関する統計情報を一定期間毎に生成して、各々が前記一定期間に対応する時間長を有する複数の期間それぞれに対応する統計情報を前記不揮発性半導体メモリの記憶領域に格納する制御手段とを含む。
（もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリのリフレッシュ動作を実行する際に、データの書込み、読出し動作の性能が低下することを防ぐメモリシステムを提供する。
【解決手段】メモリシステムは、ＮＡＮＤ型フラッシュメモリ１０と、メモリコントローラ２０と、ホストプロセッサ３１とを備える。メモリコントローラ２０は、ＮＡＮＤ型フラッシュメモリ１０が保持するデータの再書込みを実行するリフレッシュコントローラ２６を備える。ホストプロセッサ３１は、リフレッシュ動作の可否を判断するリフレッシュ動作判断部３２と、リフレッシュ動作が可能であると判断された場合にリフレッシュ許可信号を送信する許可信号送信部３３とを備える。リフレッシュコントローラ２６は、ホストプロセッサ３１から送信されたリフレッシュ許可信号に基づいて、ＮＡＮＤ型フラッシュメモリ１０のリフレッシュ動作を開始する。 （もっと読む）

【課題】コンピュ−タシステムの設計又は製造不良により正常に複数チャネルで動作していないケースを正確に判定できるコンピュータシステムのメモリ試験方法を提供する。
【解決手段】複数のメモリを同時にメモリコントローラに接続してデータ転送速度を増加させるデュアルチャネル構造のコンピュータシステムのメモリ試験方法において、前記コンピュータシステムのメモリの転送元領域から、前記メモリの転送先領域にデータを転送するステップと、すべての転送が完了するまでの時間を測定するステップと、前記測定結果から、複数チャネルモードで動作していることを判定するステップとを含む。 （もっと読む）

【課題】ＲＯＭを有さない第１半導体チップに、第２半導体チップのＲＯＭから第１半導体チップ用のプログラムを転送した後、長期間、プログラムのベリファイを行なう機会が無いので、プログラムの信頼性が低下する。
【解決手段】電池の装着時など、携帯端末の使用を開始するときに、第２半導体チップのＲＯＭから第１半導体チップのＲＡＭにプログラムの転送を行ない、その後、待ち受け状態において、着信の頻度に応じて決定されたベリファイ周期に基づいて、周期的に第１半導体チップのＲＡＭに記憶されたプログラムのベリファイを実行する。 （もっと読む）

【課題】予め指定された記憶装置以外の記憶装置を検出した場合に当該情報処理装置を起動しないようにした情報処理装置を提供する。
【解決手段】主記憶２及びハードディスク９は、予め定められたシリアル番号２１、９１を備える。フラッシュメモリ５は、主記憶２及びハードディスク９をそのシリアル番号２１、９１と共に登録する。ＢＩＯＳ６０は、主記憶２及びハードディスク９からシリアル番号２１、９１を読み出して、読み出したシリアル番号２１、９１がフラッシュメモリ５に登録されていない場合に、情報処理装置を使用不可の状態とする。 （もっと読む）

【課題】ホスト装置の電源供給能力に応じて最適な動作を行う。
【解決手段】消費電流及びアクセス性能に応じた複数の動作モードを有するメモリシステム１であって、動作モードの遷移履歴を格納する不揮発性メモリ１１と、不揮発性メモリ１１との間で、同一動作モードにて一定量のデータをアクセスするごとに前記遷移履歴に当該動作モードを追加し、かつ前記遷移履歴を用いて現在の動作モードを決定するコントローラ１２とを含む。 （もっと読む）

メモリの複数のブロックの寿命を向上させるシステム、方法、及びコンピュータプログラム製品を提供する。動作の際に、メモリの複数のブロックの寿命に影響を及ぼす少なくとも１つの因子を識別する。さらに、その少なくとも１つの因子に基づいて、書き込むための複数のブロックを選択する。 （もっと読む）

【課題】確実にメモリを保護することができる画像処理装置、メモリ保護方法、プログラム、及び記録媒体を提供する。
【解決手段】メモリへのデータの書き込み中に、主電源スイッチへの手の接近を検知するセンサが手の接近を検知すると、メモリへのデータの書き込みを中止することにより、データの書き込み中の主電源スイッチのＯＦＦによるデータ及びメモリの破壊が確実に防止される。すなわち、主電源スイッチをＯＦＦすることができてしまうが、主電源スイッチをＯＦＦしたときにはすでにメモリへの書き込みを終了しているため、問題が発生しない。 （もっと読む）

【課題】フラッシュメモリのブロック間のデータ消去回数を均質化し、フラッシュメモリの寿命を長くする。
【解決手段】ブロック余命管理部３３がブロックごとにデータ消去回数を管理し、ページデータ世代管理部３５がページごとにデータが生成されてからの経過時間に基づく世代を算出し、全ブロックデータ余命管理部３４が、使用されていないブロック、未使用ページがないブロック、新しい世代のページのみが含まれるブロックをデータ消去回数の少ない順に選択し、フラッシュメモリ書込み消去管理部３１が、ブロックの選択順に従って、データ消去回数の少ないブロックから新規の書込み対象データを書き込み、この結果、消去・更新の可能性が高いと考えられる新しい世代のデータは消去回数の少ないブロックに格納され、消去・更新の可能性が低いと考えられる古い世代のデータは、消去回数の多いブロックに格納され、ブロック間の消去回数が均質化される。 （もっと読む）

【課題】本発明は、診断アクセス要求によるメモリアクセスとＣＰＵのメモリアクセスとのアクセス競合の頻度を低減しシステムの処理能力の低下を軽減するメモリコントローラを提供することを目的とする。
【解決手段】ＣＰＵからメモリへのアクセスを制御するメモリコントローラに、メモリをアクセスして診断するメモリ診断手段を有するメモリコントローラにおいて、ＣＰＵから負荷状態に応じた周期情報を設定される情報設定手段と、情報設定手段の周期情報に基づいてメモリ診断手段がメモリをアクセスする周期を調整する周期調整手段を有する。 （もっと読む）

【課題】外部システムによるライトプロテクトのための特別な信号配線及び制御を不要とする。
【解決手段】半導体記憶装置は、データを記憶すると共にライトプロテクト端子を有し、このライトプロテクト端子への制御信号がアクティブになったときにデータの書き込みを禁止するメモリ部と、このメモリ部に対するアクセスを制御するメモリコントローラとを有し、外部からメモリコントローラを介してメモリ部をアクセスする。メモリコントローラは、メモリ部のライトプロテクト端子への制御信号を生成し出力する。 （もっと読む）

【課題】記憶手段の一部にデータ書き換えが集中することを防ぎ、記憶手段の実用的な寿命を保証できるデータ保存装置を提供する。
【解決手段】データ保存装置１において、複数の記憶領域に分割され、各記憶領域にアドレスが順番に付されている第１の記憶手段１４と、データを記憶すべき第１の記憶手段１４の記憶領域のアドレスを記憶する、当該第１の記憶手段１４とは異なる第２の記憶手段１３とを備えた。そして、データの保存が指令される毎に、当該データを第１の記憶手段１４の、第２の記憶手段に記憶されたアドレスの記憶領域に記憶させ、第１の記憶手段１４にデータが記憶される毎に、第２の記憶手段１３に記憶されたアドレスを、第１の記憶手段１４に付された複数のアドレスが循環するように次のアドレスに変更するようにした。 （もっと読む）

【課題】巡回冗長検査を介してエラー検査能力を改善するメモリーアクセス制御方法を提供する。
【解決手段】巡回冗長検査（ＣＲＣ）を用いてメモリーアクセス中のエラー検査能力を改善する。メモリー読み取りプロセス中、読み取りデータの一部がＣＲＣバスを経由してメモリーから出力され、ＣＲＣ結果および読み取りデータの他の部分がデータバスを経由してメモリーから出力される。 （もっと読む）

【課題】メモリ制御信号、メモリを有するメモリシステム及びそのシステムの命令取扱方法を提供する。
【解決手段】メモリ制御器１０からメモリ２０に命令及び命令に係るエラー検出／訂正（ＥＤＣ）データを伝送し、命令をデコードしてＥＤＣデータに関するＥＤＣ動作を行い、もし命令が書き込み命令ならＥＤＣ動作の完了までに書き込み命令により指示された書き込み動作の実行を遅延し、もし命令が書き込み命令でなければＥＤＣ動作の完了に関係なく、命令により指示された動作を実行する。 （もっと読む）

【課題】セルフシャット処理中にバックアップデータをフラッシュメモリに書き込む電子制御装置において、バックアップデータの書き込みを極力行わせつつ、電源スイッチのオンに対応する定常処理の再開が過剰に遅延されてしまうことを防止する。
【解決手段】電源スイッチがオフされると、定常処理を停止させ、バックアップデータのフラッシュメモリへの書き込みを行わせる。バックアップデータの書き込み中に電源スイッチがオンされると、電源スイッチのオンから所定時間Ｔ１は、バックアップデータの書き込みの継続を許容し、所定時間Ｔ１が経過した時点でバックアップデータの書き込みが終了していない場合には、書き込みを中断させて定常処理を開始させる。 （もっと読む）

メモリの寿命を縮める動作を遅延させるシステム、方法、及びコンピュータプログラム製品を提供する。使用時に、メモリの寿命に関連する少なくとも一つの特徴が、特定される。このために、メモリの寿命を縮める少なくとも一つの動作が、当該特徴に基づいて遅延される。 （もっと読む）

【課題】メモリー制御装置において物理的に故障しているかどうかのみの確認しか可能でなく、タイミング的に問題がある場合などの検証を行うことができない。
【解決手段】高速インターフェイスを所有するＤＤＲ−ＳＤＲＡＭなどのメモリー制御装置において、物理的に故障しているかどうかのみならずタイミング的に問題があるかどうかを含めて確認を行うことを目的として、外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）への書込み信号と外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）からの読み出し信号を比較判別することによって、メモリー制御装置のＣＬＫ及び外部メモリーのＣＬＫの周波数を変化させることを特徴としたメモリー制御装置。 （もっと読む）

【課題】バックアップ処理を容易にするとともに、バックアップ時の消費電力を削減し、ＳＤＲＡＭを高速動作させる。
【解決手段】プロセッサＭＰＵと、セルフリフレッシュ機能を有するＳＤＲＡＭと、ＳＤＲＡＭ制御手段を内蔵するメモリコントローラとを含むメモリ制御システムにおいて、前記ＳＤＲＡＭがバックアップ状態であるか否かを検知して前記メモリコントローラに通知する電源監視手段を備え、前記メモリコントローラが、前記電源監視手段からの通知に基づいてシステムパワーオン時における前記ＳＤＲＡＭのクロック無効化期間を選択することを特徴とする。 （もっと読む）

【課題】フラッシュＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリに対する書き込み・消去実行中にＣＰＵ、システムの動作異常を示すノンマスカブル割り込み（ＮＭＩ）が発生した場合に、不定状態の不揮発性メモリにアクセスすることなくノンマスカブル割り込みを実行できるマイクロコントローラを提供する。
【解決手段】割り込み要求信号を入力したときに割り込み信号ＩＮＴを発生しＣＰＵ１に送出する割り込み制御部５の前段に、割り込み要求制御部７を設ける。この割り込み要求制御部７は、書き換え可能な不揮発性メモリ３に対する書き込み・消去フラグＦが有効である期間中に発生したＣＰＵ１または周辺機能部（ウォッチドッグタイマ６）からのノンマスカブルな割り込み要求信号ＥＩＲ，ＷＩＲをマスクし、不揮発性メモリ３に対する書き込みまたは消去の完了後に、延期された割り込み要求信号ＥＩＲ′，ＷＩＲ′を割り込み制御部５に送出する。 （もっと読む）