【課題】リード／ライトの高速化が図れるメモリシステムを提供する。
【解決手段】メモリシステムは、電気的にデータの消去、書き込みが可能なメモリセルを複数配設してなるフラッシュ型ＥＥＰＲＯＭからなる第１のメモリ１３−１，…，１３−ｎと、強誘電体メモリ，磁気抵抗メモリ，及び相変化メモリの何れかからなり、第１のメモリよりも小容量で書き込み速度の速い第２のメモリ１４と、第１及び第２のメモリ１３，１４を制御するコントロール回路１５と、外部との通信を行うインターフェース回路とを有する。第１のメモリ１３にはデータを記憶し、第２のメモリ１４にはデータを記憶するためのルート情報、ディレクトリ情報、データのファイル名称、データのファイルサイズ、データの記憶箇所を記憶するファイルアロケーションテーブル情報、及びデータの書き込み終了時間の少なくとも一つを記憶する。 （もっと読む）

【課題】画像形成装置に搭載されるメモリのチェックについて、メモリの信頼性を確保しつつチェック時間を短縮すること。
【解決手段】画像形成装置１の不揮発性メモリ１３には、ＲＡＭ１４をチェックする処理の強度を示すチェックモードが記憶され、ＲＡＭチェック処理部１６はチェックモードに従ってＲＡＭ１４をチェックする。ＲＡＭチェックモード設定部１５は、メモリエラーが検出されたときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の高いチェックモードを、不揮発性メモリ１３に書き出し、メモリエラーが検出されないときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の低いチェックモードを、不揮発性メモリ１３に書き出す。 （もっと読む）

【課題】 情報処理装置において、基準時間と蓄積時間とに基づき、記憶手段への電力供給を適切に制御すること。
【解決手段】 情報処理装置が省電力モードに移行されるべき条件が成立した場合において、蓄積時間が所定の値（基準時間未満）より大きい場合は、記憶手段への電力供給を第１のタイミングで減少させ、蓄積時間が所定の値より小さい場合は、記憶手段への電力供給を第１のタイミングより遅い第２のタイミングで減少させる。 （もっと読む）

【課題】フラッシュメモリのデータの保持期間を延ばし、また、フラッシュメモリのブロックの消去回数を減らして、フラッシュメモリの寿命を延ばす事のできるメモリ制御装置を提供する。
【解決手段】データを格納する不揮発性の記憶部と、前記記憶部と前記プロセッサに電力を供給する電源部と、前記記憶部に前記データが書き込まれたデータの更新日時を記憶する更新日時記憶部と、日時を刻む時計部と、を備え前記電源部が前記電力供給を停止する場合で、かつ前記時計部の日時と前記更新日時記憶部の日時との差が所定の閾値を超えた場合、前記データを前記記憶部に書き込み、その後に、前記電力供給を停止する電子機器、を備えた構成を有することで、無停電状態における記憶部のデータ保持期間を延ばす事ができる。 （もっと読む）

【課題】出力するデータ量を増加させることなく、チップ間のアドレスの転送誤りを検出することができるメモリ回路を提供すること
【解決手段】本発明のメモリ回路は、アドレス毎にデータが対応付けられたメモリ１０３を搭載するメモリチップ１０２と、メモリチップ１０２に接続されメモリ１０３のアドレスを指定してアドレスに対応するデータを読み出すメインチップ１０１と、を備える。メモリチップ１０２は、メインチップ１０１において指定され入力されたアドレスを取得するアドレス情報取得部１０５と、メモリ１０３内のデータをアドレスを用いて暗号化し、メインチップ１０１へ出力する暗号部１０４を備え、メインチップ１０１は、暗号部１０４から出力された暗号化データを、指定したアドレスを用いて復号化する復号部１１３と、復号化されたデータに誤りがあるか否かを判定する判定部１１６とを備えるものである。 （もっと読む）

【課題】フラッシュメモリからのそれぞれのアクセスに要求される時間を最小化する。
【解決手段】フラッシュメモリ列の異なる部分を用いて使用するためのフラッシュバス待機状態のための待機状態メモリレジスタ１３８を持つ。待機状態は、フラッシュメモリアクセスユニットが読出し動作によるデータの検索まで待機しなければならないような、フラッシュメモリバスの周期の数を指定する。異なる待機状態値は、フラッシュメモリ列の異なる品質低下の度合いを適応させるためにフラッシュメモリ列の異なる部分に設けられる。 （もっと読む）

【課題】データを不揮発性メモリに書き込む際、不揮発性メモリへの書き込み回数の増加を抑制することのできるマイクロコンピュータ及び車両を提供する。
【解決手段】複数のセルを電気的に接続した組み電池とセルの状態を計測する監視回路とを有する電池パックを備えた車両に搭載される、スタティックＲＡＭ３１を有するマイクロコンピュータ３０であって、監視回路から複数の計測した情報をそれぞれの周期で取得し、所定期間の情報を管理情報として編集してスタティックＲＡＭに書き込む際、このスタティックＲＡＭに必要な空き領域が不足しているときは、新たに編集した管理情報と既に保存されている管理情報とを不揮発性メモリに書込む動作を実行し、車両がイグニッションオフされた際は、計測した情報を取得するそれぞれの周期をイグニッションオンのときよりも長い周期で実行するようになされたマイクロコンピュータである。 （もっと読む）

【課題】バッファメモリを用いた装置において、ソフトエラーの発生によって使用されなくなったバッファメモリの領域を再度使用することを目的とする。
【解決手段】バッファ内の領域にデータを記憶し、当該バッファ内の領域からデータを読み出すバッファメモリ装置は、データを前記バッファ内の空き領域に書き込み、前記バッファ内の領域からのデータの読み出しに成功した場合は、当該領域を空き領域とし、読み出しに失敗した場合は、当該領域を廃棄領域とし、データが書き込まれてから所定の時間が経過した廃棄領域を検出し、検出した廃棄領域を空き領域とする。 （もっと読む）

【課題】ダブルＲＡＭアルゴリズムによるＲＡＭ診断手法を用い、ＲＡＭ診断間隔の時間保証を実現できる。
【解決手段】ダブルＲＡＭ領域２２に関してはダブルＲＡＭアルゴリズムによるＲＡＭ診断処理を適用する。ダブルＲＡＭ領域２２には、予めＲＡＭ診断間隔が保証されると判断されたデータが格納される。但し、何らかの異常が生じる場合も有り得るので、ダブルＲＡＭ監視タスク１３により、定期的に（例えばＲＡＭ診断間隔に相当する時間毎に）ダブルＲＡＭ領域２２の全アドレスが診断完了か否かをチェックする。もし診断未実施のアドレスが１つでもあれば、アラーム報知する。 （もっと読む）

【課題】データの信頼性を維持しつつ、データ記録装置の起動時間を短縮化し、データ記録装置と、これを利用するシステムとの間で、記録データの整合性を確実にとる。
【解決手段】データの再書き込みが可能な不揮発性メモリで構成された記録領域に対するアクセスが所定時間以上なかった場合に、前記アクセスが再び発生するまでの期間、記録領域をスキャンし、リフレッシュ処理を行う必要がある領域がある場合に、当該領域を特定する領域特定情報を記憶し、電源投入毎に領域特定情報を参照して、対応する領域のリフレッシュ処理を行い、その後、通常動作状態に移行させる。 （もっと読む）

【課題】ピンシェアード接続により接続された複数のフラッシュメモリからデータを読み出すときに、読み出し動作の高速化を図ることを目的とする。
【解決手段】ピンシェアード接続されたフラッシュメモリ１Ａおよび１Ｂからデータを読み出すフラッシュメモリのデータ読み出し方法であって、フラッシュメモリ１Ａ、１Ｂに設けられるセルアレイ１０２から読み出したデータをバッファ１０３に転送する転送動作と、バッファ１０３に格納されたデータを外部に出力する出力動作と、を有し、フラッシュメモリ１Ａ、１Ｂのうち１つのフラッシュメモリの転送動作と他のフラッシュメモリの出力動作とをオーバラップさせている。 （もっと読む）

【課題】フラッシュメモリの高集積化が進んだとしても、フラッシュメモリがデータを保持できる期間を算出することで、フラッシュメモリに保持されたデータが不用意に消失してしまうといった事態を回避する。
【解決手段】電子機器２００は、フラッシュメモリへの書き換え回数と、そのフラッシュメモリに記憶されたデータの保持可能期間との関係を示す参照情報を予め保持し、所定の時点におけるフラッシュメモリへの書き換え回数と、そのフラッシュメモリに記憶されたデータの所定の時点における必要保持期間とを取得する取得部２２０と、参照情報を参照して、取得部が取得した書き換え回数から保持可能期間を導出する導出部２２４と、取得部が取得した必要保持期間と、導出部が導出した保持可能期間とを比較する比較部２２６と、必要保持期間が保持可能期間を超えている場合に警告する警告部２２８と、を備える。 （もっと読む）

【課題】ロット、個体、ブロック間のバラツキを吸収して、精度の高いウェアレベリングを行うこと。
【解決手段】データ消去の単位であるブロックを複数個有する不揮発性半導体メモリ２０と、不揮発性半導体メモリ２０における書き込みに要する書き込み時間および消去に要する消去時間の少なくとも一方をモニタするモニタ部１２，１３と、モニタ部１２，１３によってモニタされた書き込み時間および消去時間の少なくとも一方をブロック単位に管理するための管理テーブル３１と、管理テーブル３１に基づいてブロック間の書き換え回数を平均化させるウェアレベリング処理を行うウェアレベリング制御部１０とを具える。 （もっと読む）

【解決手段】
誤り検出機能の結果に基づきメモリデバイスにおける書き込みタイミングを調節するための方法、システム及びコンピュータプログラム製品が提供される。例えば方法は、誤り検出機能の結果に基づきデータバス上の信号と書き込みクロック信号との間の書き込みタイミング窓を決定することを含むことができる。方法はまた、書き込みタイミング窓に基づきデータバス上の信号と書き込みクロック信号との間の位相差を調節することを含むことができる。メモリデバイスは、調節された位相差に基づきデータバス上の信号を回復することができる。 （もっと読む）

【課題】書き換え回数又は読み出し回数に制限のある不揮発性メモリを効果的に利用可能とする。
【解決手段】本発明の一例のメモリ管理装置１を含む情報処理装置は、第１のメモリ８と、不揮発性の第２のメモリ９とを含む混成メモリ２に対する書き込み位置を指定する書き込み先論理アドレスと、書き込み対象データとを、プロセッサ６ｂから受け付ける受付手段１８と、第２のメモリ９へのアクセス回数が第１のメモリ８へのアクセス回数より少なくなるように、書き込み先論理アドレスに対応する書き込み先物理アドレスを決定するアドレス決定手段１９と、書き込み先論理アドレスと書き込み先物理アドレスとを関連付けたアドレス変換データ１３を、記憶手段１７に記憶するアドレス管理手段２０と、混成メモリ２における書き込み先物理アドレスの示す位置に、書き込み対象データを書き込む書き込み手段２１とを具備する。 （もっと読む）

【課題】アクセス装置から高温になった不揮発性記憶装置を取り出したときの支障を回避することと、不揮発性記憶装置への高速なデータの転送とを両立する。
【解決手段】不揮発性記憶装置１００Ａは、データを記憶する不揮発性メモリ１２０と、不揮発性メモリ１２０にデータを読み書きするメモリコントローラ１１０Ａとを備える。メモリコントローラ１１０Ａは、アクセス装置２００Ａ又は２００Ｂが不揮発性記憶装置１００Ａの排出を抑制する排出制御機構２０３を有するかどうかの情報である排出制御情報を取得する情報取得部１０１と、排出制御情報に応じて、データの読み出し又は書き込みのアクセスレートを制御するアクセスレート制御部１０６Ａと、を有する。 （もっと読む）

【課題】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、デジタイザ間の信号配線遅延の影響を受けずに常に同一のタイミングでデータを取り込めるようにするとともに、トリガ信号配線数の削減と、データ保存用メモリの有効利用も実現すること。
【解決手段】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 （もっと読む）

【課題】セルフリフレッシュ・モードのためのメモリ・デバイス制御を提供する。
【解決手段】メモリ回路において、メモリ・コントローラがパワーダウンおよびパワーオフされている間、ＤＤＲ３ ＲＤＩＭＭなどのメモリ・デバイスがセルフリフレッシュ・モードで安全に動作することを保証するために、メモリ・デバイスのクロック・イネーブル（ＣＫＥ）入力が、（ｉ）メモリ・コントローラによって印加されたＣＫＥ信号と、（ｉｉ）パワー・モジュールによって供給された終端電圧の両方に接続される。メモリ・コントローラをパワーダウンするために、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは終端電圧をローに駆動し、パワー・モジュールはメモリ・コントローラをパワーダウンする。通常の動作を再開するために、パワー・モジュールはメモリ・コントローラをパワーアップし、メモリ・コントローラはＣＫＥ信号をローに駆動し、パワー・モジュールは、終端電圧をパワーアップする。 （もっと読む）

【課題】記憶部に対する履歴情報の書込み回数を低減するとともに、例えば突然の電源遮断の発生や時間計測回路の計時誤差が補正された場合でも、正確な履歴情報を記憶部に記憶させることの可能なコンテンツ再生装置を提供する。
【解決手段】表示部１１又は音声出力部１５にコンテンツ情報が再生される毎に該コンテンツ情報の履歴情報をそれぞれ記憶する不揮発性記憶部１３ａ及び揮発性記憶部１６ａと、揮発性記憶部１６ａに記憶された複数の履歴情報を所定のタイミングで記憶部１２に記憶させるとともに、記憶部１２に記憶された履歴情報より新たに記憶された履歴情報が不揮発性記憶部１３ａに存在する場合に、該新たに記憶された履歴情報を不揮発性記憶部１３ａから取得して記憶部１２に記憶させる制御部１６とを備えた。 （もっと読む）

【課題】第１の記憶手段の動作状態が異常である場合に、入力されたデータを第１の記憶手段に代えて第２の記憶手段に記憶させるタイミングを、そのデータの重要度に応じて制御する。
【解決手段】ＣＰＵは、記憶部の動作状態に異常があると判定した場合、自装置の処理の履歴における処理の頻度に基づいて、入力されたデータをＲＡＭの代替記憶領域に記憶させる処理の期間である代替期間を決定し、データに対して特定される各々の重要度について、決定された代替期間においてその重要度以上の重要度のデータを代替記憶領域に記憶させる処理を許可する代替許可期間を設定する。そして、記憶部の動作状態に異常があると判定した後に、新たなデータが入力されると、データの入力されたタイミングがそのデータの重要度に対応する代替許可期間内である場合には、入力されたデータをＲＡＭの代替記憶領域に記憶させる。 （もっと読む）