【課題】アンチヒューズによる救済方式の問題点を解決すること。
【解決手段】ＤＲＡＭ１０、ＳＰＤ（ＥＥＰＲＯＭ）２０が搭載されるとともに、ＳＰＤ２０にＤＲＡＭ１０の不良アドレス情報が格納されたメモリモジュール３０と、不良アドレス情報をＳＰＤ２０から読み出してＤＲＡＭ１０に不良アドレス情報を転送するメモリコントローラ４０と、を備える。ＤＲＡＭ１０は、メモリセルアレイ５０と、不良アドレス情報を格納するための救済アドレスレジスタ１２、１４と、メモリセルアレイ５０の欠陥があるメモリセルに対して代替される冗長メモリセル１１と、を有する。ＤＲＡＭ１０は、転送された不良アドレス情報を救済アドレスレジスタ１２、１４に格納した後、通常のアクセス動作時に、外部から入力された外部アドレス情報が、救済アドレスレジスタ１２、１４の不良アドレス情報と一致したときに冗長メモリセル１１にアクセスする。 （もっと読む）

【課題】アドレスに関して２ビット以上のエラーを検出することができるメモリ制御装置を提供する。
【解決手段】上位装置から指定されるアドレスをBankアドレス、Rowアドレス、Columnアドレスに分割し、時分割多重されて供給されるRowアドレスとColumnアドレスそれぞれについて別々にパリティビットを生成し、両パリティビットとデータとに基づいてチェックビットを生成する。これにより、RowアドレスとColumnアドレスのいずれか一方に１ビットエラーが発生した場合に加えて、さらに、RowアドレスとColumnアドレスの両方にビットエラーが発生した場合も、２ビットエラーとして検出することができる。 （もっと読む）

【課題】グラフィックス用途のようにデータのマスクやエラー演算が必要な電子デバイスおよびその動作方法を提供する。
【解決手段】データを送信するための信号経路、信号経路に接続された入出力インターフェース、マスキング回路、および、エラー演算回路とを備えている。マスキング回路は、信号経路および上記エラー演算回路に接続されている。エラー演算回路は、信号経路に接続されている。信号経路は、マスキング回路に接続され、マスキング情報をマスキング回路に伝送する。マスキング回路は、データをマスキングするための、受信したマスキング情報を考慮し、マスクされたデータおよびマスクされていないデータをエラー検出回路に伝送する。 （もっと読む）

【課題】メモリー制御装置において物理的に故障しているかどうかのみの確認しか可能でなく、タイミング的に問題がある場合などの検証を行うことができない。
【解決手段】高速インターフェイスを所有するＤＤＲ−ＳＤＲＡＭなどのメモリー制御装置において、物理的に故障しているかどうかのみならずタイミング的に問題があるかどうかを含めて確認を行うことを目的として、外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）への書込み信号と外部メモリー（例えばＤＤＲ−ＳＤＲＡＭ）からの読み出し信号を比較判別することによって、メモリー制御装置のＣＬＫ及び外部メモリーのＣＬＫの周波数を変化させることを特徴としたメモリー制御装置。 （もっと読む）

【課題】ホストシステムの外部記憶容量の拡張を容易に行うことができる拡張メモリ装置、及びメモリ拡張システムを得る。
【解決手段】ホストインターフェースブリッジ２０は、メモリユニット１４の接続数および各メモリ容量を認識し、ホストシステム１０からのデータを処理してアクセス可能なメモリユニット１４にアクセスする。さらに、ホストインターフェースブリッジ２０は、メモリユニット１４に対してアクセスしてデータを書き込むと共に同じデータを必要に応じてバックアップ装置２２にも書き込むようになっている。このように、複数のメモリユニット１４がホストインターフェースユニット１８で一括管理されるため、各メモリユニット毎にホストインターフェースユニットを保有するのと比較すると、コスト低減を図ることができ、さらに、少ないスペースで複数のメモリユニット１４を増設することができる。 （もっと読む）

メモリシステムが開示される。メモリシステムは第１および第２のメモリ装置と、メモリ装置のうちの１つを選択的にイネーブルにするよう構成されたメモリ制御装置を含み、メモリ制御装置は第１および第２のメモリ装置に結合された第１のラインと、第１および第２のメモリ装置に結合された第２のラインとを有する。第１のメモリ装置は第１のラインでメモリ制御装置に通知を供給するよう構成され、第２のメモリ装置は第２のラインでメモリ制御装置に通知を供給するように構成される。メモリ制御装置がイネーブルにされたメモリ装置に書き込みしているときは、第１のメモリ装置は第１のラインをロードしないように更に構成され、第２のメモリ装置は第２のラインをロードしないように更に構成される。
（もっと読む）

【課題】 データを格納するメモリの他にシンドロームコードを格納するメモリが必要であるため、コストが上昇し、かつ実装面積が増加してしまうという課題を解決する。
【解決手段】 ＳＤＲＡＭのように内部で複数のバンクに分割されているメモリを用い、このバンクの１つにシンドロームコードを格納し、他のバンクにデータを格納するようにした。メモリ素子の数を少なくすることができるので、コストダウンおよび実装面積の縮小を図ることができる。 （もっと読む）

【課題】電源に停電又は瞬断等が発生して電力が低下した場合に、不揮発性の記憶手段を備えない装置のデータをバックアップすることができるデータバックアップシステム、及びこのシステムの構成要素をなし、電源の電力の低下を検知する電力低下検知装置を提供する。
【解決手段】分電盤１の最も近傍に設置された電力低下検知装置１０が、交流電圧の振幅の低下を検知して電力の低下を検知し、電力低下通知を複合機３０及び電気機器５０へ送信する。これに応じて、不揮発性の記憶手段を備えない電気機器５０はバックアップするデータを電力低下検知装置１０へ送信し、これを受信した電力低下検知装置１０が複合機３０へデータを転送し、複合機３０に備えられた不揮発性の記憶手段にバックアップする。 （もっと読む）

【課題】メモリコントローラのデータ及びデータタイミング信号をフィードバックして短時間内にメモリコントローラをテストする。
【解決手段】セルフテスト機能を追加したメモリコントローラはテストモードでテストデータを生成するテスト制御部、データ読み取りタイミング信号を生成し、データ読み取りタイミング信号に同期して生成されたテストデータとデータ読み取りタイミング信号を出力するデータ伝送部及び出力されたテストデータ及び出力されたデータ読み取りタイミング信号をデータ伝送部にフィードバックするデータ入出力部を含む。データ伝送部はフィードバックされたデータ読み取りタイミング信号に基づいてフィードバックされたテストデータを復元し、テスト制御部は復元されたテストデータと生成されたテストデータとを比較してテストを実施する。 （もっと読む）

【課題】余分なＩＯを利用してテストモードに移行することができるデュアルインラインメモリモジュールＤＩＭＭを提供すること。
【解決手段】複数のメモリがアレイされたメモリアレイと、前記複数のメモリのそれぞれに備えられて、テストモード動作を行うために、外部のテストモード制御機とテスト信号の入出力動作を行うテスト信号入出力手段と、前記複数のメモリのそれぞれに備えられて、ノーマルモード動作を行うために、外部のメモリ制御機とノーマルデータの入出力動作を行うノーマルデータ入出力手段とを備えることを特徴とする。 （もっと読む）

本発明の実施例は、一般に、メモリ装置の信頼性、可用性、およびサービス性の改善を目指す。いくつかの実施例では、メモリ装置は、データ・ビットを格納する第１部分、およびデータ・ビットに対応するエラー訂正コード（ＥＣＣ）ビットを格納する第２部分を有するメモリ・コアを含む。メモリ装置は、メモリ・コアと同じダイ上にエラー訂正ロジックをさらに含む。いくつかの実施例では、エラー訂正ロジックによって、メモリ装置は、ＥＣＣビットを計算し、格納されたＥＣＣビットを計算されたＥＣＣビットと比較することが可能になる。
（もっと読む）

単一の読出し動作でDQSイネーブル信号の最適なタイミングを決定するスナップショットデータトレーニングの方法が提供される。先ずグレイコードカウントのシーケンスをメモリに書き込み、次いで単一のバーストでそれを読み出すことで実現する。コントローラは、コマンドが発行された時点から一定間隔で読出しバーストをサンプリングし、周回遅延を決定する。簡単な真理値表の検索により、通常読出しに対する最適のDQSイネーブルのタイミングを決定する。通常の読出し動作中、イネーブルされたDQS信号の第1のポジティブエッジを使用して、コマンドが発行されるたびにイネーブルされたカウンタをサンプリングすることが好ましい。カウンタサンプルが変化した場合、これはタイミングの変動が生じたことを示すが、DQSイネーブル信号を調整して変動を補正し、DQSプリアンブルの中央に合わせた位置に保つことができる。
（もっと読む）

【課題】ループバックテスト時に、実スピード動作における遅延故障検出のテストを実現するメモリ制御装置の提供。
【解決手段】出力側回路に、ノーマルモード位相シフト量制御回路２３とテストモード位相シフト量制御回路２５と、これら２つの位相シフト量制御回路の出力を選択するセレクタ２７と、可変遅延回路６を備え、入力回路側にノーマルモード位相シフト量制御回路２４とテストモード位相シフト量制御回路２６と、これら２つの位相シフト量制御回路の出力を選択するセレクタ２８と、可変遅延回路１５を備え、ループバックしてリードデータ取り込み回路１９でラッチされたリードデータ２１とライトデータ２０との期待値照合を行う比較回路２２と、入力データのサンプリングタイミングが１エッジ分遅れた場合の期待値照合を行う第２の比較回路１００を備えている。 （もっと読む）

【課題】記憶された情報の正否について信頼性に優れる判定機能を備えた記憶装置を提供することを目的とする。
【解決手段】複合機は、ＡＳＩＣ１０、ＳＤＲＡＭ２０、電源回路４０、バックアップ電源８０、バックアップ電源監視用ＩＣ６０などから構成される。電源回路４０は図示しない電源コードを介して供給された主電源からの交流電圧を整流した後、所定の低い直流電圧に降圧して各装置に供給するためのものである。バックアップ電源８０は、主電源を通じての電力供給が断たれたときに、ＳＤＲＡＭ２０に電源電圧を供給する。本実施形態では、バックアップ電源監視用ＩＣを用いて、バックアップ電源８０の電源電圧の変動を監視し、これに基づいて、バックアップ中の記憶情報の正否を判断することとした。電源電圧の変動は、ＳＤＲＡＭ２０ついて不具合（記憶不良）を生じさせる根本原因となるものであるので、これに基づいて記憶されたデータの正否を判定してやれば、必然的に信頼性の高い判定結果が得られる。 （もっと読む）

【課題】
メモリ保守および調整操作を行うための方法、システム、および装置を提供する。
【解決手段】
調整操作を行うために、先ず、調整データがメモリに書込まれ、その後、それが読取られる。調整操作は、書込まれたデータとメモリから読取られたデータとの矛盾を検出することに応答して行われる。メモリ保守操作中に調整データが変更されることを防ぐために、本発明の実施例は、メモリ保守操作中に、調整データを含むセクションのスキップを行う。従って、調整データは保持され、適切な調整操作が行われることを可能にする。 （もっと読む）

【課題】揮発性記憶デバイス及びそれを有するシリアルミックス記憶システムを提供すること。
【解決手段】このシステムは、アクセスコントローラ、データ伝送インターフェース、揮発性記憶モジュール、電源モジュール、拡張インターフェース、及び不揮発性記憶モジュールを備える。揮発性記憶モジュール及び不揮発性記憶モジュールは、拡張インターフェースを介して直列に接続される。揮発性記憶モジュール及び不揮発性記憶モジュールを使用してアクセスコントローラの制御下でデータを記憶することができる。更に、揮発性記憶モジュールに記憶されたデータを維持、又はそのデータを不揮発性記憶モジュールに転送し、それによって電力の遮断により引き起こされるデータ喪失を回避するために、電源モジュールは蓄積された電力をアクセスコントローラ、揮発性記憶モジュール、及び不揮発性記憶モジュールに供給できる。 （もっと読む）

【課題】メモリデバイスの温度を正確に推測する。
【解決手段】オンダイ式熱センサを用いた温度管理システム、温度管理方法、及び温度管理装置であり、ある実施形態では、メモリ制御器などの集積回路に、温度収集ロジック及び制御ロジックを備え、温度収集ロジックは、各々がオンダイ式熱センサを備える複数の遠隔メモリデバイスから温度データを受け取り、当該データを保存する。ある実施形態では、制御ロジックは、少なくとも前記温度データの一部に基づいて、温度スロットルを制御する。 （もっと読む）

【課題】バックアップ電源用の電池の寿命が短くなるという問題を解決した、メモリシステムの制御方法を提案する。
【解決手段】第１、第２のＳＤＲＡＭ１、２を同時にセルフリフレッシュモードにしてから、バックアップ電源Ｖｂ以外の電源Ｖを遮断させる電源遮断ステップと、遮断された電源Ｖが再投入されると、第２のＳＤＲＡＭ２をセルフリフレッシュモードに保ったまま、第１のＳＤＲＡＭ１の初期化を行い、その後、第２のＳＤＲＡＭ２のリフレッシュモードを解除させる電源再投入ステップとを実行する。 （もっと読む）

本発明の実施形態は、一般に、メモリ再生メカニズム用のシステム、方法、及び装置に係る。ある実施形態では、再生ロジックは、ポイント・ツー・ポイントメモリインターコネクトにおける複数のリンクのうちの少なくとも一部をリセットするリセットロジックを含む。更に、再生ロジックは、トランザクションデータを格納する再生キューと、トランザクションデータが定義済みトランザクション応答エラーを示す場合に、リセットを開始する再生コントローラを含みうる。他の実施形態も説明し且つ特許請求の範囲に記載する。 （もっと読む）

【課題】 システムのパフォーマンスを向上し、半導体メモリに書き込まれたデータのセキュリティを守る。
【解決手段】 変換制御部は、書き込みデータ変換部または読み出しデータ変換部の変換機能を、コントローラ毎に有効または無効に設定する。したがって、元の外部データが必要なコントローラに対しては外部データを入出力でき、変換された内部データが必要なコントローラに対しては内部データを入出力できる。従来のコントローラが持っていたデータ変換機能を半導体メモリ内で実現できるため、コントローラの負荷を軽減できる。この結果、システムのパフォーマンスを向上できる。アクセス権のない無効なコントローラは、正しいデータ（変換前の元のデータ）を読み出すことができない。したがって、半導体メモリに書き込まれたデータのセキュリティを守ることができる。 （もっと読む）