【課題】ＤＲＡＭログの容量サイズを削減し、不正な電源断の際にも管理情報の整合を保つ。
【解決手段】ログ記憶エリアに蓄積記録されるタイプＢログが設定値を超えた場合、タイプＢの管理情報に関しては、マスターテーブルを更新し、ログ記憶エリアへの記録動作を中止し、コミット実行条件が成立したときに、コミットではなく、スナップショットを実行する。 （もっと読む）

【課題】これから使用されるメモリに対してのみ選択的にメモリチェックを行うことで、起動から使用開始までにかかる時間を短縮できるようにした録画機器を提供する。
【解決手段】録画再生機器１０は、複数のメモリで構成される記録媒体１４と、記録媒体１４へのデータの記録を制御する記録媒体制御部１３と、録画再生機器１０に関する管理情報を記憶するシステム制御部１５とを備える。記録媒体制御部１３は、システム制御部１５に記憶された管理情報に基づいて、記録媒体１４を構成する複数のメモリの中から、使用が予定されるメモリを選択し、選択したメモリに対してのみメモリチェックを行う。例えば、記録媒体制御部１３は、管理情報に基づいて、複数のメモリに対して未記録か否かを判定し、未記録と判定されたメモリを、前記使用が予定されるメモリとして選択する。 （もっと読む）

【課題】揮発性記憶部に、一定期間の間、データを一定に保持するために必要な処理が行われなくても、当該揮発性記憶部に記憶されたデータの消失を防止可能な技術を提供することを目的とする。
【解決手段】コンピュータ装置１は、ＤＲＡＭ４と、保持能力値取得部６と、個数決定部７と、制御部８とを備える。保持能力値取得部６は、ＤＲＡＭ４の保持能力値を決定する。個数決定部７は、保持能力値に基づいて、記憶対象のデータが、ＤＲＡＭ４に記憶されるべき個数を決定する。制御部８は、記憶対象のデータを、個数決定部７で決定した個数だけＤＲＡＭ４に記憶する。 （もっと読む）

【課題】メモリ動作を決定する複数のパラメータを適切な値に調整する。
【解決手段】複数のパラメータが取り得る値の複数の組み合わせを管理するパラメータ管理部１１ａと、パラメータ管理部１１ａによって管理されている複数の組み合わせを複数のパラメータに順次設定するパラメータ設定部１１ｄと、パラメータ設定部１１ｄによって複数の組み合わせが複数のパラメータに順次設定される都度、メモリ２とメモリコントローラ１２との間のメモリ動作の試験を行い、その試験の判定結果を蓄積するパラメータ試験部１１ｂと、パラメータ試験部１１ｂに蓄積された試験の判定結果に基づいて、複数の組み合わせの中の１組を決定するパラメータ決定部１１ｃと、を備え、パラメータ設定部１１ｄは、パラメータ決定部１１ｃによって決定された複数の組み合わせの中の１組を複数のパラメータに設定する。 （もっと読む）

【課題】ＤＲＡＭアクセス時にエラーが発生する頻度を可及的に低減したメモリシステムを提供する。
【解決手段】不揮発性の第１メモリ２と、揮発性の第２メモリ４と、第２メモリ４を介してホスト装置と第１メモリ２との間でデータ転送を行う転送コントローラ３と、を備え、転送コントローラ３は、第２のメモリ４の記憶領域を複数に分割した分割単位毎に、各分割領域に対するデータの入出力の際のパリティエラーを求め、パリティエラーの累積回数をカウントするエラーカウント手段１４、１５と、エラーカウント手段によるカウント値が所定の回数を越える分割領域を使用不可状態とする手段と、を備える。 （もっと読む）

【課題】ＸＤＲ ＤＲＡＭを用いた情報処理システムにおけるＳＴＲ処理の所要時間を短縮する。
【解決手段】ＸＤＲ ＤＲＡＭ１３はＲＳＴ（リセット）信号入力に応じてデータリセットを行うＤＲＡＭである。システムコントローラ１１は、システムの初回の電源投入の際に、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３に対してリセット信号を出力し、ＸＤＲ ＤＲＡＭ１３をリセットする。ＸＤＲ ＤＲＡＭに格納されたデータを保持したままシステムの電源を切る場合、システムコントローラ１１は、メモリコントローラ１２からレベルシフタ２４を介して入力されるＲＳＴ信号に応じて、ＸＤＲ ＤＲＡＭ１３の電源投入を維持しながら、メモリコントローラ１２の電源を切る。 （もっと読む）

【課題】誤り判定回路及び共有メモリシステムにおいて、システムのコストを増加させることなく主記憶メモリの領域の利用効率を向上してデータ保証を行う。
【解決手段】Ｐ（ｘ）をガロア体ＧＦ（２）上のｍ次の原始多項式とし、（ｋ，ｋ−３）リード・ソロモン符号を用いたＳ_ｍＥＣ−Ｄ_ｍＥＤにおいて、ｍビットブロック単位のデータに対し、誤りから保護するべき対象である元符号の多項式表現Ｉ（ｘ）に対し、１ブロックの誤り、２ブロックの誤り、或いは、誤りがないことを検出すると共に、ブロック誤りの位置ｐを前記ガロア拡大体ＧＦ（２^ｍ）上でＳ_０α^ｐ＝Ｓ_１から検出する誤り検出回路部を備えるように構成する。 （もっと読む）

【課題】プロセッサの不良機能を確実に特定して、各種の診断テストの正常な実行を担保すること。
【解決手段】第１のプロセッサと、第２のプロセッサと、メインメモリとを有するコンピュータ装置であって、第２のプロセッサによりメモリ診断プログラムを実行させることにより、メインメモリを診断し、メインメモリ内の不良領域を特定するメモリ診断手段と、メインメモリのうち、メモリ診断手段により特定された不良領域を除く領域に、第１のプロセッサの有する複数の機能を診断するためのプロセッサ診断プログラムを展開する診断プログラム展開手段と、展開されたプロセッサ診断プログラムを第２のプロセッサにより実行させることにより、第１のプロセッサの有する複数の機能のうち、実行不能な機能である不良機能を特定する不良機能特定手段と、を有する。 （もっと読む）

【課題】受信したクロック信号及びストローブ信号のタイミングを判断して判断結果を出力する機能を有するメモリモジュールのコントローラにおいて、通常動作時と同様の構成でのループバックテストを可能とすること。
【解決手段】ライトデータ制御回路２１、ストローブ制御回路１１、リードデータ制御回路２４、リードストローブ制御回路１２、ライトデータ遅延回路２２及び遅延制御部２３を有し、ライトデータ遅延回路２２及び遅延制御回路２３は、リードストローブ制御回路１２からリードデータ制御回路２４に入力されるストローブ信号が、リードデータ制御回路がライトデータ制御回路２１から入力されたデータ信号を保持するタイミングとなるように、信号のタイミングを遅延させる。 （もっと読む）

【課題】エラーを特定することができるメモリシステムを提供すること。
【解決手段】本発明のメモリシステムによれば、ライト時において、ライトデータをループバックし、そのライトデータがエラーである場合、そのエラーは、第１処理部（５１〜５３）、第２処理部（５６〜５８）と入出力部（６０）間で発生している。これにより、第１処理部（５１〜５３）、第２処理部（５６〜５８）と入出力部（６０）間で発生するエラーであるのか、メモリ（８）で発生するエラーであるのかを特定することができる。 （もっと読む）

複数の積層されたメモリデバイスダイおよびスルーシリコンビアによって互いに接続された論理ダイを含む可能性があるメモリシステム、システムおよび方法が開示される。このような一つの論理ダイは書き込みデータに対応するエラー検査コードを生成するエラーコードジェネレータを含む。エラー検査コードは、メモリデバイスダイに格納され、その後、メモリデバイスからその後読み出されたデータから生成されたエラー検査コードと比較される。コードが一致しない場合には、エラー信号を生成することができる。論理ダイはデータが読み出されたアドレスを記録するコントローラを含んでもよい。コントローラもしくはメモリアクセスデバイスは、記録されたアドレスにおいて、メモリデバイスダイへのアクセスを再度方向づけてもよい。コントローラは、スルーシリコンビアにおける欠陥を識別するために、結果としてエラー信号を生成したアドレスもしくはデータを調査することもできる。
（もっと読む）

【課題】共有されたエラー・ビット・コードをもつ共通フレームにおいてデータおよびデータ・マスク・ビットを転送するシステム、方法および装置を提供する。
【解決手段】メモリ・システムは、ホストとメモリ・デバイスとの間でデータを転送するためにデータ・フレームを使用する。システムは（別個のビット・レーンを介してではなく）データ・フレーム内で一つまたは複数のデータ・マスク・ビットも転送してもよい。システムは、データ・ビットおよびデータ・マスク・ビットをカバーするエラー・ビット・チェックサム（巡回冗長符号すなわちCRCのような）を生成してもよい。データ・ビット、データ・マスク・ビットおよびチェックサム・ビットは共通フレームにおいて転送される。 （もっと読む）

【解決手段】
メモリデバイスがその入力又は動作環境における変化に応答してそれ自身を適応させ又はトレーニングすることができるシステム及び方法。メモリデバイス、例えばＤＲＡＭは、組み込まれたプログラム可能要素をそのインタフェース内に含む。プログラム可能要素は、例えば限定はされないがマイクロプロセッサ、マイクロコントローラ、又はマイクロシーケンサであってよい。プログラム可能要素は、メモリデバイスの環境における変化に応答して、メモリデバイスのインタフェースの動作に変化を生じさせるようにプログラムされる。 （もっと読む）

【課題】画像処理用メモリが異常動作となった場合に、画像信号を監視することなく正しく異常動作を検出できる画像処理用メモリ誤動作検出装置、これを用いた画像表示装置、および画像処理用メモリ誤動作検出方法を得ることを目的とする。
【解決手段】画像処理用メモリであるＤＲＡＭ５の電源電流を測定する電源電流測定部７と、画像処理用メモリであるＤＲＡＭ５の予め決められた電源電流の範囲（ＩｔｈＬ〜ＩｔｈＨ）を保持する電流範囲保持部であるメモリ９と、測定した電源電流とメモリ９に保持している電流範囲（ＩｔｈＬ〜ＩｔｈＨ）とを比較して、測定した電源電流が電流範囲（ＩｔｈＬ〜ＩｔｈＨ）から外れているか否かを判定する判定部である故障判定部８と、を備えた。 （もっと読む）

チェックポイントデータを不揮発性メモリに保存するための方法及びシステムが説明される。一実施形態によれば、データ保存方法は、処理回路部を使用してアプリケーションを実行すること、及び、実行中に、アプリケーションの実行によって生成されたデータを揮発性メモリに書き込むことを含む。データを書き込んだ後に、チェックポイントの表示が提供される。表示が提供された後、この方法は、揮発性メモリから不揮発性メモリへデータをコピーすること、及び、コピー後に、アプリケーションの実行を続行することを含む。 （もっと読む）

【課題】汎用のＤＩＭＭ製品を利用でき、チップ故障を含めてデータの訂正ができ、高速・高信頼性を実現する。
【解決手段】ＥＣＣ（誤り訂正符号）として任意のバイト数を指定する手段を有し、データと誤り訂正符号は、メモリ上で同一ワード上に存在する。 （もっと読む）

【課題】レーテンシーを考慮しつつ外部メモリ間の結線エラーを検出し、正確かつ容易に不具合箇所の特定を行うことを課題とする。
【解決手段】ＦＰＧＡ１０は、外部メモリ２０にデータ信号を書き込み、当該データ信号の読み出しを行い、外部メモリ２０から実際にデータ信号が読み出されたタイミングである読出タイミングと、外部メモリとの結線が正常である場合に読み出されるタイミングである期待タイミングとを比較し、比較結果に係る情報を生成し、生成された比較結果に係る情報を用いて、外部メモリ２０との結線について解析し、当該外部メモリ２０間の結線エラーを検出し、検出された検出結果を外部に出力する。 （もっと読む）

【課題】データの書き込みが突然不能になることを防止することが可能なメモリシステムを提供する。
【解決手段】データの読み出し／書き込みが行われ、セクタの２以上の自然数倍であるクラスタ単位で管理が行われるＤＲＡＭと、データの読み出し／書き込みが行われ、クラスタ単位などで管理され、ブロック単位で消去が行われるＮＡＮＤメモリと、ホスト装置から書き込み要求のあったデータをＤＲＡＭを介してＮＡＮＤメモリに書き込み、ホスト装置から読み出し要求のあったデータをＮＡＮＤメモリから読み出してＤＲＡＭを介してホスト装置に転送するコントローラと、を具備し、コントローラは、ＮＡＮＤメモリで発生したバッドクラスタの数とバッドブロックの数を管理し、バッドクラスタ数および／またはバッドブロック数に応じて、ホスト装置からＮＡＮＤメモリへのデータの書き込みの際の動作モードを切り替える。 （もっと読む）

【課題】書き込み不良対策を行う場合の書き込み処理を効率化すること。
【解決手段】ＷＣ２１、ＦＳ１２およびＩＳ１３をクラスタ単位で管理し、ＭＳ１１をト
ラック単位で管理するデータ管理部１２０は、ＷＣ２１からクラスタ単位またはトラック
単位で追い出しが決定された場合、追い出しが決定されたデータ以外のデータをＷＣ２１
から収集し、これらの全体の合計が可能な限り１ブロック分となるように制御して、ブロ
ック書き込みを行い、退避バッファ８０の使用を回避する。 （もっと読む）

【課題】管理情報の保存場所にアクセスするためのポインタの書換えによる多値メモリを使用したＮＡＮＤ型フラッシュメモリの低寿命化を抑制するメモリシステムを提供する。
【解決手段】揮発性の第１の記憶部と、不揮発性の第２の記憶部と、データ転送を行うとともに第２の記憶部内のデータの格納位置を含む管理情報を第１の記憶部に取込み、この管理情報を更新しながらデータ管理を行うコントローラと、を備え、第２の記憶部は、最新の状態の管理情報とその保存位置を示す保存位置情報とを含む管理情報保存情報を保存する管理情報保存領域を有し、保存位置情報は、起動時にコントローラで読み込まれ、管理情報保存領域内の最新の状態の管理情報の格納位置を示す第２のポインタと、この第２のポインタの格納位置を示す第１のポインタとを含み、第１のポインタは第２の記憶部中の固定領域に、第２のポインタは第２の記憶部中の固定領域を除いた領域に格納される。 （もっと読む）