【課題】復号効率がよい半導体メモリ装置１を提供する
【解決手段】半導体メモリ装置１は、半導体メモリ部３と、ＬＤＰＣ符号化データをサムプロダクトアルゴリズムを用い復号する復号部１８と、を具備し、復号部１８が、検査行列の行毎に、行処理演算と列処理演算とからなるイタレーション処理を繰り返し実行することで事後尤度比を更新するときに、列処理演算において事後尤度比の絶対値が閾値以上の場合、列要素尤度比には事後尤度比をそのまま使用し、事後尤度更新処理において、列要素尤度比の絶対値が前記閾値以上の場合、事後尤度比には列要素尤度比をそのまま使用する。 （もっと読む）

【課題】読み出し動作の高速化及び信頼性の向上に有利なメモリコントローラ、記憶装置を提供する。
【解決手段】実施形態によれば、メモリコントローラ２は、外部インタフェイス１と、第１のＥＣＣ生成部３ａと、メモリ７ａ〜７ｅに対する書き込み及び読み出しを制御するアクセス部４と、読み出しデータのエラーを訂正する第１のＥＣＣ訂正部３ｂと、これらを制御する制御部６とを具備する。前記制御部６は、メモリからデータを読み出す際に、第１の読み出し単位でデータを読み出し、前記第１の読み出し単位で読み出したデータにエラーが発生した場合に、前記第１の読み出し単位よりも読み出しサイズが小さい第２の読み出し単位に切り替えてデータを読み出し、前記第２の読み出し単位で読み出したデータに対して、前記第１のＥＣＣ訂正部により前記第１のＥＣＣ符号を利用してエラー訂正を行うように制御を行う。 （もっと読む）

【課題】パリティデータデータの増大を抑えることができるメモリコントローラを得ること。
【解決手段】各しきい値分布に対して、３ビットのデータが割り当てられ、第１のビットが第１ページのデータを表現し、第２のビットが第２ページのデータを表現し、第３のビットが第３ページのデータを表現する３ビット／セルのメモリセルを有する不揮発性半導体メモリを制御するメモリコントローラであって、不揮発性半導体メモリの第１のメモリ領域に、第１〜第３の３ページ分のデータを書き込む場合に、第１のメモリ領域の各メモリセルに書き込まれるデータの第１のビット及び第２のビットから、隣接するしきい値分布への移動によりエラーとなるビットを抽出して仮想ページを生成する制御部と、仮想ページに対する第１の誤り訂正符号を生成する符号化部と、３ページ分のデータと第１の誤り訂正符号とを不揮発性半導体メモリへ書き込むインターフェイス部とを備える。 （もっと読む）

【課題】 冗長化した半導体メモリのデータ記録制御を行う従来のメモリ制御装置は、半導体メモリに格納した符号化データを復号する場合に、半導体メモリの故障情報を利用していないため、宇宙環境での冗長化されたデータの記録再生に係る信頼性を十分に高められなくなっている。
【解決手段】 ハミング符号を用いて複数の半導体メモリに冗長化してデータを記録し、ハミング符号を復号して、データが誤りの場合にはメモリ故障と判定してデータ誤りのある半導体メモリを除いてから多数決処理を行うことにより、冗長化前の正しいデータを再生することができる。 （もっと読む）

【課題】不揮発性メモリにおいて第１の誤り訂正符号の訂正能力を超えるエラーが発生した場合でも、格納したデータを正しく読み出すことが可能で、かつ、小さいサイズの書き込みが効率的な不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置１は、データを記憶する不揮発性メモリ１２と、不揮発性メモリ１２の制御を行うメモリコントローラ１１とを備え、メモリコントローラ１１は、データと同一ページに格納する第１の誤り訂正符号とは別に、第２の誤り訂正符号をも格納する。第２の誤り訂正符号の単位となるパリティグループよりもサイズの小さい書き込みにおいては、パリティグループとは別の領域に暫定的な第２の誤り訂正符号を格納する。データの読み出し時にはデータに付与された第１及び／または第２の誤り訂正符号を用いてエラー訂正を行う。 （もっと読む）

【課題】不揮発性メモリにてワード線不良によるバースト誤りが発生した場合も、格納したデータを正しく読み出せる不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置は、データを記憶する不揮発性メモリと、不揮発性メモリの制御を行うメモリコントローラとを備え、不揮発性メモリは、ブロックを複数含み、ブロックは、ページを複数含み、ブロック内には、一つのワード線を共有する２以上のページからなるページの組が少なくとも一つ存在し、メモリコントローラは、データを格納するページであるデータページと、データページの誤り訂正演算のための符号を格納する誤り訂正符号ページとを、夫々一つ以上含む、誤り訂正グループを複数構成し、同一の誤り訂正グループにおける、データページと誤り訂正ページの夫々に対してワード線の異なるページを割り当てる。 （もっと読む）

【課題】不揮発性メモリにおいて第１の誤り訂正符号の訂正能力を超えるエラーが発生した場合でも、格納したデータを正しく読み出すことが可能で、かつ、小さいサイズの書き込みが効率的な不揮発性記憶装置、及びメモリコントローラを提供する。
【解決手段】不揮発性記憶装置は、データを記憶する不揮発性メモリと、不揮発性メモリの制御を行うメモリコントローラとを備え、メモリコントローラは、データと同一ページに格納する第１の誤り訂正符号とは別に、第２の誤り訂正符号をも格納する。所定のサイズよりも小さい書き込みにおいては、前記第２の誤り訂正符号を付与せず、データと同一ページに格納する第１の誤り訂正符号を、異なるページに二重化して格納する。データの読み出し時にはデータに付与された第１及び／または第２の誤り訂正符号を用いてエラー訂正を行う。同一論理アドレスに対して、いずれの論理ブロックに有効なデータが格納されているかを管理するための有効データ管理テーブルを備えている （もっと読む）

【課題】データ管理および運用を複雑化させることなく、経時的にエラー発生率の変化する半導体メモリの信頼性を向上させることを課題とする。
【解決手段】ＥＣＣ回路３４は、メモリ４に格納されたデータに対して訂正能力の異なる複数のエラー訂正モードで動作可能である。ＥＣＣ回路３４は、制御部３０において設定されたエラー訂正モードに従い、情報データ５５に対するシンドロームを算出し、算出されたシンドロームにダミービットを付加した固定長のシンドローム５３を情報データ５５に付加する。ＥＣＣ回路３４は、符号データ５０が読み出されたとき、符号データ５０に含まれるシンドローム５３を利用して符号データ５０の訂正処理を実行する。 （もっと読む）

【課題】フラッシュメモリに格納されるデータの信頼性を確保するとともに、構成を簡略化することができるメモリコントローラを提供することを課題とする。
【解決手段】メモリコントローラ３は、読み出しコマンドを受け付けた場合、通常アクセス領域４１から格納データ５０を読み出し、格納データ５０のエラーを訂正する。格納データ５０のエラーがＥＣＣ回路３４のエラー訂正能力の範囲内である場合、メモリコントローラ３は、エラー訂正された格納データ５０に含まれる実体データを出力する。格納データ５０のエラーがエラー訂正能力を超えている場合、メモリコントローラ３は、格納データ５０のバックアップデータである格納データ７０を、バックアップ領域４２から読み出し、格納データ７０に含まれる実体データを出力する。ホストコントローラ３は、格納データ７０を用いて、通常アクセス領域４１に格納された格納データ５０を修復する。 （もっと読む）

【課題】読み出しデータの３ｂｉｔエラーを考慮した上で、訂正可能エラーを判別することを可能にするメモリコントローラ及び情報処理装置を提供する。
【解決手段】ＥＣＣ機能付きメモリモジュールに接続され、メモリモジュールへのアクセスを制御するメモリコントローラにおいて、メモリモジュールから読み出された複数の読み出しデータについて、読み出しデータに対応するＥＣＣの符号情報を、メモリモジュールより読み出して、エラービットの有無及びエラービットの位置の検出を行うエラー検出部と、複数の読み出しデータを一時的に格納するバッファと、バッファに格納された複数の読み出しデータに、エラー検出部によって訂正可能エラーが検出されたデータが複数含まれ、かつ、検出されたデータのエラー検出位置が同じ場合に、複数の読み出しデータ全体として訂正可能なエラーを含むと判定する判定部と、を備える。 （もっと読む）

【課題】処理内容の判別が可能なメモリシステムを提供する。
【解決手段】実施形態に係るメモリシステムは、外部からの入力データにパリティ情報を付加させた記憶データを記憶する複数のメモリセルを有するメモリデバイスと、前記入力データ及び前記記憶データ間の変換を行うメモリコントローラとを備え、前記記憶データに含まれる前記入力データに対応する情報データは、前記入力データに対して非線形の関係にあることを特徴とする。 （もっと読む）

【課題】１枚の汎用のメモリモジュールのみで高度なエラー訂正を実現し、信頼性の高いメモリシステムを提供すること。
【解決手段】ｎビット入出力の第１〜第８半導体メモリを有するメモリモジュールと、外部装置から受け取る４×ｎビットのデータに基づいて、３×ｎビットの誤り検出訂正符号を生成し、４×ｎビットのデータをｎビットずつ第１〜第４半導体メモリのそれぞれに格納し、３×ｎビットの誤り検出訂正符号をｎビットずつ第５〜第７半導体メモリのそれぞれに格納するメモリ制御部とを具備する。メモリ制御部は、第１〜第４半導体メモリに格納された４×ｎビットのデータを読み出すとき、第５〜第７半導体メモリに格納された３×ｎビットの誤り検出訂正符号に基づいて、第１〜第４半導体メモリのうちの１つの半導体メモリの誤り訂正、又は２つの半導体メモリの誤り検出を実行する。改行しないで書き始める。スペース入れない。クレーム１を書き下す。 （もっと読む）

【課題】エラー訂正不能と判定された場合に、ＥＣＣ処理の再実行を効率的に行なうことを実現し、リード処理効率を向上できるデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、リードモジュールと、誤り検出訂正モジュールと、コントローラとを具備する。リードモジュールは、不揮発性メモリからアクセス対象のデータ及び当該データを特定する指定データを読み出す。誤り検出訂正モジュールは、前記リードモジュールにより読み出されたデータ及び前記指定データに対する誤り検出訂正処理を実行する。コントローラは、前記誤り検出訂正モジュールによる誤り訂正が不能である場合に、前記指定データの修正処理を実行し、修正処理後の指定データに基づいた再度の誤り検出処理を実行する。 （もっと読む）

【課題】誤り制御符号化（ＥＣＣ）の符号化率の動的調節方法、装置、およびシステムを提供する。
【解決手段】ビット誤り率モニタ１０６は、ＥＣＣエンジン１０４から受信した訂正不能コードワード信号に少なくとも部分的に基づいて、ビット誤り率を動的に決定する。ビット誤り率に基づいて、符号化率変更トリガがＥＣＣエンジン１０４へ送られ、所定の所望の範囲内に出力誤り率を維持するには符号化率を増減させる。ビット誤り率の変更に呼応して、誤り制御符号化の符号化率（ＥＣＣ符号化率）を、第１の符号化率から第２の符号化率へ変更する段階を備える。 （もっと読む）

【課題】ＩＰＣ機能を実現するコントローラの実装の容易化を図ることができるデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、チャネルコントローラと、ＩＰＣモジュールと、データコントローラとを具備する。チャネルコントローラは、複数チャネルの各不揮発性メモリに対してデータの入出力を制御する。ＩＰＣモジュールは、前記各不揮発性メモリに記憶されるデータを使用して、チャネル間の誤り検出訂正処理が可能な符号化データを生成する。データコントローラは、前記チャネルコントローラにより前記符号化データを前記各チャネルに並列に書き込むときに前記符号化データを論理ブロック単位で管理し、前記符号化データに含まれるパリティデータを前記論理ブロック中において同一チャネルの各プレーンに割り当てて管理する。 （もっと読む）

【課題】ＩＣＰ機能を実現するパリティデータを含む符号化データの格納処理の効率化を図ることができるデータ記憶装置を提供することにある。
【解決手段】実施形態によれば、データ記憶装置は、チャネルコントローラと、ＩＣＰモジュールと、データコントローラとを具備する。チャネルコントローラは、複数チャネルの各不揮発性メモリに対してデータの入出力を制御する。ＩＣＰモジュールは、前記各不揮発性メモリに記憶されるデータを使用して、チャネル間の誤り検出訂正処理が可能な符号化データを生成する。データコントローラは、前記チャネル制御手段により前記符号化データを前記各チャネルに並列に書き込むときに論理ブロック単位で管理し、かつ前記符号化データに含まれるパリティデータを前記論理ブロック中の１つのプレーンに割り当てて管理する。 （もっと読む）

【課題】メモリからデータを検索するためのシステム、方法、およびコンピュータ・プログラムを提供する。
【解決手段】メモリからデータを検索するためのシステムを含むＮＡＮＤフラッシュ・メモリにおけるエラー訂正。このシステムは、メモリと通信するデコーダを含む。デコーダは、メモリにおけるページ上に記憶されたコードワードを受信することを含む方法を実行するためのものであり、コードワードは、データおよびこのデータに応じて発生された第１の層のチェック・シンボルを含む。この方法は更に、コードワードが第１の層のチェック・シンボルを用いて訂正することができないエラーを含むと判定することを含み、これに応じて、第２の層のチェック・シンボルを受信する。第２の層のチェック・シンボルは、データの受信に応じて、更にコードワードを含むページよりも前に書き込まれたメモリにおける他のページの内容に応じて発生させる。第２の層のチェック・シンボルに応じてコードワードを訂正する。訂正したコードワードを出力する。 （もっと読む）

【課題】エラー訂正に所要される性能損失は最少化しながら、エラー訂正の効率は増進させ得るフラッシュメモリ装置及びそれの読み出すための方法が提供される。
【解決手段】本発明のフラッシュメモリの読み出す方法は、ソフト判定読出しコマンドとアドレスとに応答して対応されるフラッシュメモリセルから複数の読出し動作を遂行する段階と、前記複数の読出し結果からハード判定データと、１つ又はその以上の信頼性データビットを決定する段階と、連続的に発生した複数のソフト判定出力コマンドに応答して、前記ハード判定データと、前記信頼性データの各ビットを最上位ビットから最下位ビット順に順次的に出力する段階と、を含み、前記順次的に出力された前記ハード判定データと前記信頼性データの各ビットとはエラー訂正回路に提供されて前記ハード判定データを適用したエラー訂正動作と、前記信頼性データの各ビットを利用する複数のエラー訂正動作に段階的に適用され、前記ソフト判定出力コマンドは前記複数のエラー訂正動作結果にしたがって選択的に発生し得る。 （もっと読む）

【課題】誤り訂正回路の大きさを抑制する誤り訂正方法と誤り訂正装置を実現する。
【解決手段】
誤り訂正単位２１０は誤りビットの個数が少ないページ内の一領域であり、誤り訂正単位２２０は誤りビットの個数が多いページ内の一領域である。誤り訂正単位２１０は、ユーザデータ領域２１１と第１冗長領域２１２と第２冗長領域２１３とを含んでいる。また、誤り訂正単位２２０は、ユーザデータ領域２２１と第１冗長領域２２２と第２冗長領域２２３とを含んでいる。そして、ユーザデータ領域２１１及び２２１にある誤りを訂正するための第１組の冗長ビットは第１冗長領域２１２及び２２２にそれぞれ記憶される。誤りビットの個数が多いページ内のユーザデータ領域２２１にある誤りを訂正するための第２組の冗長ビットは、誤りビットの個数が少ないページ内の第２冗長領域２１３及び誤りビットの個数が多いページ内の第２冗長領域２２３に分散されて記憶される。 （もっと読む）

【課題】製品寿命の長いメモリカード２を提供する。
【解決手段】実施形態のメモリカード２は、ＳＬＣ領域２２Ａと、ＭＬＣ領域２２Ｂと、を有するメモリ部２２と、ＭＬＣ領域２２Ｂに記憶されたデータの誤りを訂正する誤り訂正部２０と、誤り訂正部２０が誤りを検出したデータを記憶していた多値メモセルの位置情報をＳＬＣ領域２２Ａに記憶し前記位置情報にもとづき消失訂正を行う消失訂正部２１と、を具備する。 （もっと読む）