半導体メモリ装置および半導体メモリシステム
【課題】製品寿命の長いメモリカード２を提供する。
【解決手段】実施形態のメモリカード２は、ＳＬＣ領域２２Ａと、ＭＬＣ領域２２Ｂと、を有するメモリ部２２と、ＭＬＣ領域２２Ｂに記憶されたデータの誤りを訂正する誤り訂正部２０と、誤り訂正部２０が誤りを検出したデータを記憶していた多値メモセルの位置情報をＳＬＣ領域２２Ａに記憶し前記位置情報にもとづき消失訂正を行う消失訂正部２１と、を具備する。
【解決手段】実施形態のメモリカード２は、ＳＬＣ領域２２Ａと、ＭＬＣ領域２２Ｂと、を有するメモリ部２２と、ＭＬＣ領域２２Ｂに記憶されたデータの誤りを訂正する誤り訂正部２０と、誤り訂正部２０が誤りを検出したデータを記憶していた多値メモセルの位置情報をＳＬＣ領域２２Ａに記憶し前記位置情報にもとづき消失訂正を行う消失訂正部２１と、を具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、消失訂正を行う半導体メモリ装置および前記半導体メモリ装置を具備する半導体メモリシステムに関する。
【背景技術】
【０００２】
不揮発性の半導体メモリ装置であるＮＡＮＤ型フラッシュメモリ装置が、パーソナルコンピュータ、携帯電話もしくはデジタルカメラ等のホストデバイスの外部メモリ装置、またはコンピュータシステムの内蔵メモリ装置として普及している。
【０００３】
メモリ装置に記憶するデータは、誤り訂正符号により符号化され、読み出し時に誤り検出／訂正処理を行うことで、高い信頼性を担保している。出願人は、より高い信頼性を担保するために、誤りが発生した符号の履歴を記憶する誤り訂正履歴記憶部を有し、その履歴をもとに、消失訂正を行う半導体メモリ装置を開示している。消失訂正では読み出したデータのうち「０」か「１」か、全くわからない無効データを、正常データを用いて復元する。
【０００４】
ここで、メモリ装置では、記憶するときには記憶するデータに応じてメモリセルの電荷蓄積層に絶縁膜を介して所定の電荷を注入し、再生するときにはメモリセルの電荷量に応じたトランジスタの閾値電圧の違いを測定し記憶されたデータを読み出す。すなわち、メモリセルは異なる閾値電圧を有する複数の記憶状態となり、それぞれの記憶状態に対応するデータが決められている。２値メモリ装置においては、それぞれのメモリセルは、例えば、電荷が蓄積されていない閾値電圧が低い状態のメモリセルを「１」データとし、電荷が蓄積されている閾値電圧が高い状態のメモリセルを「０」データと決められている。
【０００５】
また、４つの異なる閾値電圧の記憶状態を用いることで、ひとつのメモリセルに、２ビットデータの記憶が可能な多値メモリ装置も開発されている。なお、多値記憶メモリセルの信頼性は２値記憶メモリセルと比較すると、良くはない。
【０００６】
ここで、ＮＡＮＤ型フラッシュメモリ部には、書き込み／消去回数の制限、および読み出し回数の制限がある。書き込み／消去回数の制限は書き込み／消去処理では、基板に対してゲートに高電圧がかけられフローティングゲートに電子が注入されることに起因する。すなわち書き込み／消去処理が何回も実行されるとフローティングゲート周りの酸化膜が劣化し、データが破壊されてしまうことがある。
【０００７】
一方、読み出し回数の制限はリードディスターブに起因する。リードディスターブとは非選択メモリセルにもワード線から読出し電圧が印加されるため電子が徐々にフローティングゲートに注入される現象である。すなわちデータが記憶されたメモリセルから読み出し処理のみを繰り返していくに従い、データを読み出すときの閾値電圧が変化しデータの記憶状態が劣化する。そして、読み出し誤りが多くなり、読み出したデータの信頼性が低下していく。
【０００８】
特に、電子辞書データのように読み出し専用データを記憶しているメモリ部は、読み出し回数の増加により、正しいデータが読み出せなくなり、信頼性が低下するおそれがあった。
【０００９】
リードディスターブを防ぎ信頼性を維持するためには、リフレッシュ処理（再書き込み処理）を行うことが有効である。しかしリフレッシュ処理回数が多くなると、今度は、書き込み／消去回数の制限により、メモリ装置の製品寿命が短くなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−３０００２０号公報
【特許文献２】特開２００１−９３２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の実施形態は、製品寿命の長い信頼性の高い半導体メモリ装置および前記半導体メモリ装置を具備する半導体メモリシステムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様の半導体メモリ装置は、２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域と、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域と、を有するメモリ部と、多値記憶領域に記憶されたデータの誤りを検出し訂正する誤り検出訂正部と、誤り検出訂正部が誤りを検出したデータを記憶していた多値メモセルの位置情報を２値記憶領域に記憶し、位置情報にもとづき消失訂正を行う消失訂正部と、を具備する。
【図面の簡単な説明】
【００１３】
【図１】実施形態の半導体メモリシステムの構成図である。
【図２】実施形態の半導体メモリの消失訂正処理を説明するための説明図である。
【図３】実施形態の半導体メモリの復号処理の流れを説明するためのフローチャートである。
【図４】実施形態の半導体メモリの復号処理を説明するための構成図である。
【発明を実施するための形態】
【００１４】
以下、実施形態の半導体メモリ装置（以下、「メモリ装置」ともいう）および前記メモリ装置を具備する半導体メモリシステム（以下、「メモリシステム」ともいう）１について説明する。
【００１５】
図１に示すように、メモリシステム１は、ホストデバイス（以下「ホスト」という）３と、メモリ装置であるメモリカード２と、を有する。ホスト３は、パソコンまたはデジタルカメラ等であり、メモリカード２は、ホスト３と着脱可能に接続されるＮＡＮＤ型フラッシュメモリ装置である。なお、本発明の実施形態としてのメモリ装置は、ホストの内部に収納され、ホストの起動データ等を記憶する、いわゆるエンベデッドタイプであってもよく、または半導体ディスク：ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の形態であってもよい。あるいはメモリ装置とホスト３とが、例えば携帯音楽プレーヤであるＭＰ３プレーヤ等のメモリシステム１を構成していてもよい。
【００１６】
メモリカード２は、メモリ部２２と、メモリコントローラ１０とを有する。メモリ部２２はＮＡＮＤ型のフラッシュメモリ部であり、単位セルである多数のメモリセル２３が、書き込みに用いるビット線および読み出しに用いるワード線等で接続された構成を有する。メモリセル２３は、記憶時には記憶するデータに応じた電荷量が蓄積され、記憶するデータに応じたトランジスタの閾値電圧に設定される。
【００１７】
そして本実施形態のメモリカード２のメモリ部２２は、２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域２２Ａと、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域２２Ｂと、を有する。
【００１８】
以下、２値記憶領域２２Ａを、ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）領域ともいい、多値記憶領域２２Ｂを、ＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）領域ともいう。ＭＬＣ領域２２Ｂはメモリカード２の大容量化に大きく寄与している。
【００１９】
メモリコントローラ１０は、ＣＰＵ１２を用いて、ホスト Ｉ／Ｆ（インターフェイス）１４を介してホスト３とのデータ送受信を、ＮＡＮＤ Ｉ／Ｆ（インターフェイス）１６を介してメモリ部２２とのデータ送受信を、バス１７を介して行う。
【００２０】
ＲＯＭ１１はＣＰＵ１２の動作に必要なファームウエアを記憶し、ＲＡＭ１３には動作中に書き替えが行われる情報等が記憶される。
【００２１】
メモリコントローラ１０の誤り訂正（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）回路１５は、データ記憶のときに誤り訂正符号（パリティ）を生成しデータに付与する符号化器１８と、データ読み出し（再生）のときに、読み出された符号化データを復号する復号器１９とを有する。なお、メモリコントローラ１０は、ホスト３からのユーザーデータを所定長のデータ列、例えば１ＫＢ長のデータ列（ＤＡＴＡ１）として処理する。
【００２２】
復号器１９は、誤り訂正部２０と、消失訂正部２１と、を有する。誤り訂正部２０は、誤り検出訂正符号であるパリティ情報に従って、メモリ部２２に記憶されたデータの誤りを検出し訂正する。
【００２３】
なお、メモリカード２においては、電子辞書等の読み出し専用データは符号化器１８によりパリティが付されて、記憶密度が高い多値記憶領域２２Ｂに記憶されている。
【００２４】
これに対して、消失訂正部２１は、誤り訂正部２０が誤り訂正できなった場合に、誤り訂正部２０による誤り訂正と協調して消失訂正を行う。消失訂正部２１は、読み出したデータのうち「０」か「１」か、全くわからない無効データ（消失データ）を、位置を推定し正常データを用いて復元する。
【００２５】
例えば、データとして「０００、０１１、１０１、１１０」が考えられる場合に、３ビットの再生データである「１Ｘ１」の、中央ビットが無効（Ｘ＝消失）とわかっているとすると、その消失を誤り訂正符号により「１０１」と正しく訂正することが可能である
【００２６】
一般的に、誤り数をＬ個（ビット）、消失数をＨ個（ビット）、としたとき、誤り訂正部２０による訂正能力（Ｔビット）は、（式１）２Ｔ≧２Ｌ＋Ｈにより示される。以下、誤り訂正部２０による最大訂正ビット数Ｌ＝Ｔ＝８ビット（Ｈ＝０のとき）を例に説明する。
【００２７】
図２に示すように、８個（ビット）の誤りを、消失訂正を併用して復号する場合は、式１においてＨ＝８である。このため、４ビットの誤りを誤り訂正部２０で復号可能な場合、消失訂正部２１による訂正数８ビットと合わせて最大で１２ビットの誤りが訂正できる。最大誤り訂正数の復号ができるのは消失位置推定Ｈｉｔ率（Ｈｉｔ率）、すなわち、推定した位置に誤りがある率が、１００％のときである。しかし、Ｈｉｔ率１００％を得ることは容易ではない。そして、合計誤り訂正数は、Ｈｉｔ率が７５％の場合には１０ビット、５０％の場合には８ビット、２５％の場合には６ビットとなる。
【００２８】
なお、ＤＡＴＡ１に発生した誤り数が１２個（１２ビット）を超えると、消失訂正でＨ＝１２ビット、誤り訂正でＬ＝Ｔ−Ｈ＝Ｈ／２＝２ビットのトータル１４ビットの誤りが訂正可能となり、同様に、最大で２Ｔ（１６）ビットの誤りが訂正可能となる。
【００２９】
すなわち、復号器１９は、消失訂正部２１を併用した復号処理を行うことにより、誤り訂正部２０単独での訂正能力を超えた誤り訂正が可能である。
【００３０】
メモリカード２では、復号器１９は、記憶したデータに発生した誤り数が、誤り訂正部２０の訂正能力Ｔを超えたときに、消失訂正部２１を併用した誤り訂正方式に切り替える。メモリカード２の消失訂正では、過去の誤り位置情報が消失位置として記憶されている。
【００３１】
誤り位置情報を記憶するのは、ＭＬＣ領域２２Ｂではなく、より信頼性の高いＳＬＣ領域２２Ａである。このため信頼性の高い誤り位置情報をもとに復号器１９は消失訂正処理を行うことができる。このため、メモリカード２では、Ｈｉｔ率が高く、より多くの誤りを訂正できる。
【００３２】
以下、図３のフローチャートおよび図４に従い、復号器１９による復号処理について説明する。
【００３３】
＜ステップＳ１０＞データ読み出し工程
ホスト３からの指示により、メモリ部２２のＭＣＬ領域２２ＢのページアドレスＡに記憶されていたＤＡＴＡ１が読み出される。ここで、ＤＡＴＡ１は、電子辞書データ等の読み出し専用データ、言い換えればＲＯＭ的データの一部である。そして多くの情報を記憶するために、ＤＡＴＡ１はＭＣＬ領域２２Ｂに記憶されている。
【００３４】
なお、読み出し専用データであるＤＡＴＡ１は、読み出し処理のみが繰り返し行われるために、特にリードディスターブに起因する信頼性低下が発生しやすい。
【００３５】
＜ステップＳ１１＞誤り検出工程
復号器１９の誤り検出部（不図示）が、パリティをもとに、ＤＡＴＡ１に誤りが発生していないかを検出する。なお、誤り検出部は誤り訂正部２０とともに、誤り検出訂正部を構成している。
【００３６】
＜ステップＳ１２＞誤り無し？
ＤＡＴＡ１に誤りがなかった場合（ＹＥＳ）には、Ｓ２０において、ＤＡＴＡ１はホスト３に出力される。
【００３７】
ＤＡＴＡ１に誤りがあった場合（ＮＯ）には、Ｓ１３からの処理が行われる。
【００３８】
＜ステップＳ１３＞誤り訂正工程
誤り訂正部２０により、パリティを用いた誤り訂正処理が行われる。
【００３９】
＜ステップＳ１４＞訂正可能？
誤り訂正部２０による訂正処理により誤りが訂正できた場合（ＹＥＳ）、すなわち本実施形態においては、誤り個数（ビット数）Ｔが８個（ビット）以下の場合には、Ｓ１５からの処理が行われる。
すなわち、ＭＬＣ領域２２ＢのＰａｇｅ Ａｄｄｒｅｓｓ Ａに保存されているＤＡＴＡ１に発生した誤り数がＴ個以内の場合は、パリティを用いて誤り訂正部２０のみで復号できる。
【００４０】
誤り訂正部２０では、誤りが訂正できなかった場合（ＮＯ）には、Ｓ１６において消失訂正を併用した誤り訂正処理が行われる。
【００４１】
＜ステップＳ１５＞誤り位置記憶工程
誤りのあったビットデータを記憶していたＭＬＣ領域２２Ｂのメモセルの位置情報（アドレス）が、誤りセル位置情報としてＳＬＣ領域２２Ａに記憶される。
すなわち、ＤＡＴＡ１に発生した誤り位置情報（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ、Ｂｉｔ Ａｄｄｒｅｓｓ）が、信頼性の高いＳＬＣ領域２２Ａに記憶される。Ｐａｇｅ Ａｄｄｒｅｓｓ Ａ以外の場合でも同様に、復号後に誤り位置情報がＳＬＣ領域２２Ａに記憶される。
そして、Ｓ２０において、復号されたＤＡＴＡ１がホスト３に出力される。
【００４２】
なお、一般的には経年劣化、読み出し回数の増加等により、ＤＡＴＡ１に発生する誤り数は増加していくために、誤り位置情報も、随時更新されていく。
【００４３】
＜ステップＳ１６＞消失訂正工程
ＤＡＴＡ１に発生した誤り数が、Ｔ個を超えると、誤り訂正部２０のみでは、ＤＡＴＡ１は復号できない。この場合、復号器１９は、これまでＳＬＣ領域２２Ａに記憶／更新されてきた誤りセル位置情報を消失セル位置として使い、復号処理を、（消失訂正＋誤り訂正）で行う。すでに説明したように、消失訂正を併用する場合、消失位置として与える情報の信頼性、この例では、消失セル位置として与えたＣｏｌｕｍｎ Ａｄｄｒｅｓｓ、Ｂｉｔ Ａｄｄｒｅｓｓに本当に誤りが付加されているかの推定Ｈｉｔ率が訂正能力を大きく左右する。
【００４４】
復号器１９は、これまでに実際に発生した誤りの位置情報を消失位置として用いる。そのため、Ｈｉｔ率を効率的に飛躍的に向上させることが可能である。特に信頼性の高いＳＬＣ領域２２Ａに記憶されている無効セル（消失セル）位置情報をもとに消失訂正を併用した誤り訂正処理を行う復号器１９は、最大誤り可能訂正能力の１６ビットの誤り訂正が可能な場合もある。
【００４５】
＜ステップＳ１７＞消失訂正回数記憶工程
メモリカード２では、消失訂正により誤り訂正できた回数が、消失セル位置情報と合わせてＳＬＣ領域２２Ａに記憶される。言い換えれば８ビットを超える誤りが発生したときに、その回数が信頼性の高いＳＬＣ領域２２Ａに記憶される。
【００４６】
＜ステップＳ１８、Ｓ１９＞リフレッシュ処理工程
消失訂正により誤り訂正した回数が、所定の回数ＫＭＡＸ以上の場合（Ｓ１８：ＹＥＳ）には、Ｓ１９においてリフレッシュ処理が行われる。すなわち、ＭＬＣ領域２２Ｂに記憶されていた読み出し専用データを、ＭＬＣ領域２２Ｂに再記憶する、いわゆる、引っ越し処理が行われる。なお、リフレッシュ処理においてはホスト３のメモリを利用してもよい。
【００４７】
リフレッシュ処理を行う頻度が多いと、書き込み／消去回数の制限により、メモリカード２の製品寿命が短くなる。しかし、メモリカード２は、誤り訂正部２０により誤り訂正可能な数以上の誤り発生があっても、消失訂正部２１の機能により、誤り訂正が可能である。このため、リフレッシュ処理を行う頻度を大幅に低下することができるために、メモリカード２は製品寿命が長い、
【００４８】
なお、そのメモリセルと同じブロックに記憶されているデータ全てを引っ越ししてもよいし、所定範囲のデータ単位で引っ越し処理してもよい。
【００４９】
＜ステップＳ２０＞復号データ出力
ホスト３に復号されたＤＡＴＡが出力される。
【００５０】
以上の説明のように、本実施形態のメモリカード２およびメモリシステム１は、リフレッシュ処理間隔を長くできるために製品寿命が長く、かつ、消失情報をＳＬＣ領域２２Ａに記憶しているために信頼性が高い。
【００５１】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１…半導体メモリシステム、２…メモリカード、３…ホスト、１５…ＥＣＣ回路、１８…符号化器、１９…復号器、２０…誤り訂正部、２１…消失訂正部、２２…メモリ部、２２Ａ…２値記憶領域、２２Ｂ…多値記憶領域、２３…メモリセル
【技術分野】
【０００１】
本発明の実施形態は、消失訂正を行う半導体メモリ装置および前記半導体メモリ装置を具備する半導体メモリシステムに関する。
【背景技術】
【０００２】
不揮発性の半導体メモリ装置であるＮＡＮＤ型フラッシュメモリ装置が、パーソナルコンピュータ、携帯電話もしくはデジタルカメラ等のホストデバイスの外部メモリ装置、またはコンピュータシステムの内蔵メモリ装置として普及している。
【０００３】
メモリ装置に記憶するデータは、誤り訂正符号により符号化され、読み出し時に誤り検出／訂正処理を行うことで、高い信頼性を担保している。出願人は、より高い信頼性を担保するために、誤りが発生した符号の履歴を記憶する誤り訂正履歴記憶部を有し、その履歴をもとに、消失訂正を行う半導体メモリ装置を開示している。消失訂正では読み出したデータのうち「０」か「１」か、全くわからない無効データを、正常データを用いて復元する。
【０００４】
ここで、メモリ装置では、記憶するときには記憶するデータに応じてメモリセルの電荷蓄積層に絶縁膜を介して所定の電荷を注入し、再生するときにはメモリセルの電荷量に応じたトランジスタの閾値電圧の違いを測定し記憶されたデータを読み出す。すなわち、メモリセルは異なる閾値電圧を有する複数の記憶状態となり、それぞれの記憶状態に対応するデータが決められている。２値メモリ装置においては、それぞれのメモリセルは、例えば、電荷が蓄積されていない閾値電圧が低い状態のメモリセルを「１」データとし、電荷が蓄積されている閾値電圧が高い状態のメモリセルを「０」データと決められている。
【０００５】
また、４つの異なる閾値電圧の記憶状態を用いることで、ひとつのメモリセルに、２ビットデータの記憶が可能な多値メモリ装置も開発されている。なお、多値記憶メモリセルの信頼性は２値記憶メモリセルと比較すると、良くはない。
【０００６】
ここで、ＮＡＮＤ型フラッシュメモリ部には、書き込み／消去回数の制限、および読み出し回数の制限がある。書き込み／消去回数の制限は書き込み／消去処理では、基板に対してゲートに高電圧がかけられフローティングゲートに電子が注入されることに起因する。すなわち書き込み／消去処理が何回も実行されるとフローティングゲート周りの酸化膜が劣化し、データが破壊されてしまうことがある。
【０００７】
一方、読み出し回数の制限はリードディスターブに起因する。リードディスターブとは非選択メモリセルにもワード線から読出し電圧が印加されるため電子が徐々にフローティングゲートに注入される現象である。すなわちデータが記憶されたメモリセルから読み出し処理のみを繰り返していくに従い、データを読み出すときの閾値電圧が変化しデータの記憶状態が劣化する。そして、読み出し誤りが多くなり、読み出したデータの信頼性が低下していく。
【０００８】
特に、電子辞書データのように読み出し専用データを記憶しているメモリ部は、読み出し回数の増加により、正しいデータが読み出せなくなり、信頼性が低下するおそれがあった。
【０００９】
リードディスターブを防ぎ信頼性を維持するためには、リフレッシュ処理（再書き込み処理）を行うことが有効である。しかしリフレッシュ処理回数が多くなると、今度は、書き込み／消去回数の制限により、メモリ装置の製品寿命が短くなる。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００８−３０００２０号公報
【特許文献２】特開２００１−９３２８８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明の実施形態は、製品寿命の長い信頼性の高い半導体メモリ装置および前記半導体メモリ装置を具備する半導体メモリシステムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の一態様の半導体メモリ装置は、２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域と、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域と、を有するメモリ部と、多値記憶領域に記憶されたデータの誤りを検出し訂正する誤り検出訂正部と、誤り検出訂正部が誤りを検出したデータを記憶していた多値メモセルの位置情報を２値記憶領域に記憶し、位置情報にもとづき消失訂正を行う消失訂正部と、を具備する。
【図面の簡単な説明】
【００１３】
【図１】実施形態の半導体メモリシステムの構成図である。
【図２】実施形態の半導体メモリの消失訂正処理を説明するための説明図である。
【図３】実施形態の半導体メモリの復号処理の流れを説明するためのフローチャートである。
【図４】実施形態の半導体メモリの復号処理を説明するための構成図である。
【発明を実施するための形態】
【００１４】
以下、実施形態の半導体メモリ装置（以下、「メモリ装置」ともいう）および前記メモリ装置を具備する半導体メモリシステム（以下、「メモリシステム」ともいう）１について説明する。
【００１５】
図１に示すように、メモリシステム１は、ホストデバイス（以下「ホスト」という）３と、メモリ装置であるメモリカード２と、を有する。ホスト３は、パソコンまたはデジタルカメラ等であり、メモリカード２は、ホスト３と着脱可能に接続されるＮＡＮＤ型フラッシュメモリ装置である。なお、本発明の実施形態としてのメモリ装置は、ホストの内部に収納され、ホストの起動データ等を記憶する、いわゆるエンベデッドタイプであってもよく、または半導体ディスク：ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）等の形態であってもよい。あるいはメモリ装置とホスト３とが、例えば携帯音楽プレーヤであるＭＰ３プレーヤ等のメモリシステム１を構成していてもよい。
【００１６】
メモリカード２は、メモリ部２２と、メモリコントローラ１０とを有する。メモリ部２２はＮＡＮＤ型のフラッシュメモリ部であり、単位セルである多数のメモリセル２３が、書き込みに用いるビット線および読み出しに用いるワード線等で接続された構成を有する。メモリセル２３は、記憶時には記憶するデータに応じた電荷量が蓄積され、記憶するデータに応じたトランジスタの閾値電圧に設定される。
【００１７】
そして本実施形態のメモリカード２のメモリ部２２は、２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域２２Ａと、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域２２Ｂと、を有する。
【００１８】
以下、２値記憶領域２２Ａを、ＳＬＣ（Ｓｉｎｇｌｅ Ｌｅｖｅｌ Ｃｅｌｌ）領域ともいい、多値記憶領域２２Ｂを、ＭＬＣ（Ｍｕｌｔｉ Ｌｅｖｅｌ Ｃｅｌｌ）領域ともいう。ＭＬＣ領域２２Ｂはメモリカード２の大容量化に大きく寄与している。
【００１９】
メモリコントローラ１０は、ＣＰＵ１２を用いて、ホスト Ｉ／Ｆ（インターフェイス）１４を介してホスト３とのデータ送受信を、ＮＡＮＤ Ｉ／Ｆ（インターフェイス）１６を介してメモリ部２２とのデータ送受信を、バス１７を介して行う。
【００２０】
ＲＯＭ１１はＣＰＵ１２の動作に必要なファームウエアを記憶し、ＲＡＭ１３には動作中に書き替えが行われる情報等が記憶される。
【００２１】
メモリコントローラ１０の誤り訂正（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ）回路１５は、データ記憶のときに誤り訂正符号（パリティ）を生成しデータに付与する符号化器１８と、データ読み出し（再生）のときに、読み出された符号化データを復号する復号器１９とを有する。なお、メモリコントローラ１０は、ホスト３からのユーザーデータを所定長のデータ列、例えば１ＫＢ長のデータ列（ＤＡＴＡ１）として処理する。
【００２２】
復号器１９は、誤り訂正部２０と、消失訂正部２１と、を有する。誤り訂正部２０は、誤り検出訂正符号であるパリティ情報に従って、メモリ部２２に記憶されたデータの誤りを検出し訂正する。
【００２３】
なお、メモリカード２においては、電子辞書等の読み出し専用データは符号化器１８によりパリティが付されて、記憶密度が高い多値記憶領域２２Ｂに記憶されている。
【００２４】
これに対して、消失訂正部２１は、誤り訂正部２０が誤り訂正できなった場合に、誤り訂正部２０による誤り訂正と協調して消失訂正を行う。消失訂正部２１は、読み出したデータのうち「０」か「１」か、全くわからない無効データ（消失データ）を、位置を推定し正常データを用いて復元する。
【００２５】
例えば、データとして「０００、０１１、１０１、１１０」が考えられる場合に、３ビットの再生データである「１Ｘ１」の、中央ビットが無効（Ｘ＝消失）とわかっているとすると、その消失を誤り訂正符号により「１０１」と正しく訂正することが可能である
【００２６】
一般的に、誤り数をＬ個（ビット）、消失数をＨ個（ビット）、としたとき、誤り訂正部２０による訂正能力（Ｔビット）は、（式１）２Ｔ≧２Ｌ＋Ｈにより示される。以下、誤り訂正部２０による最大訂正ビット数Ｌ＝Ｔ＝８ビット（Ｈ＝０のとき）を例に説明する。
【００２７】
図２に示すように、８個（ビット）の誤りを、消失訂正を併用して復号する場合は、式１においてＨ＝８である。このため、４ビットの誤りを誤り訂正部２０で復号可能な場合、消失訂正部２１による訂正数８ビットと合わせて最大で１２ビットの誤りが訂正できる。最大誤り訂正数の復号ができるのは消失位置推定Ｈｉｔ率（Ｈｉｔ率）、すなわち、推定した位置に誤りがある率が、１００％のときである。しかし、Ｈｉｔ率１００％を得ることは容易ではない。そして、合計誤り訂正数は、Ｈｉｔ率が７５％の場合には１０ビット、５０％の場合には８ビット、２５％の場合には６ビットとなる。
【００２８】
なお、ＤＡＴＡ１に発生した誤り数が１２個（１２ビット）を超えると、消失訂正でＨ＝１２ビット、誤り訂正でＬ＝Ｔ−Ｈ＝Ｈ／２＝２ビットのトータル１４ビットの誤りが訂正可能となり、同様に、最大で２Ｔ（１６）ビットの誤りが訂正可能となる。
【００２９】
すなわち、復号器１９は、消失訂正部２１を併用した復号処理を行うことにより、誤り訂正部２０単独での訂正能力を超えた誤り訂正が可能である。
【００３０】
メモリカード２では、復号器１９は、記憶したデータに発生した誤り数が、誤り訂正部２０の訂正能力Ｔを超えたときに、消失訂正部２１を併用した誤り訂正方式に切り替える。メモリカード２の消失訂正では、過去の誤り位置情報が消失位置として記憶されている。
【００３１】
誤り位置情報を記憶するのは、ＭＬＣ領域２２Ｂではなく、より信頼性の高いＳＬＣ領域２２Ａである。このため信頼性の高い誤り位置情報をもとに復号器１９は消失訂正処理を行うことができる。このため、メモリカード２では、Ｈｉｔ率が高く、より多くの誤りを訂正できる。
【００３２】
以下、図３のフローチャートおよび図４に従い、復号器１９による復号処理について説明する。
【００３３】
＜ステップＳ１０＞データ読み出し工程
ホスト３からの指示により、メモリ部２２のＭＣＬ領域２２ＢのページアドレスＡに記憶されていたＤＡＴＡ１が読み出される。ここで、ＤＡＴＡ１は、電子辞書データ等の読み出し専用データ、言い換えればＲＯＭ的データの一部である。そして多くの情報を記憶するために、ＤＡＴＡ１はＭＣＬ領域２２Ｂに記憶されている。
【００３４】
なお、読み出し専用データであるＤＡＴＡ１は、読み出し処理のみが繰り返し行われるために、特にリードディスターブに起因する信頼性低下が発生しやすい。
【００３５】
＜ステップＳ１１＞誤り検出工程
復号器１９の誤り検出部（不図示）が、パリティをもとに、ＤＡＴＡ１に誤りが発生していないかを検出する。なお、誤り検出部は誤り訂正部２０とともに、誤り検出訂正部を構成している。
【００３６】
＜ステップＳ１２＞誤り無し？
ＤＡＴＡ１に誤りがなかった場合（ＹＥＳ）には、Ｓ２０において、ＤＡＴＡ１はホスト３に出力される。
【００３７】
ＤＡＴＡ１に誤りがあった場合（ＮＯ）には、Ｓ１３からの処理が行われる。
【００３８】
＜ステップＳ１３＞誤り訂正工程
誤り訂正部２０により、パリティを用いた誤り訂正処理が行われる。
【００３９】
＜ステップＳ１４＞訂正可能？
誤り訂正部２０による訂正処理により誤りが訂正できた場合（ＹＥＳ）、すなわち本実施形態においては、誤り個数（ビット数）Ｔが８個（ビット）以下の場合には、Ｓ１５からの処理が行われる。
すなわち、ＭＬＣ領域２２ＢのＰａｇｅ Ａｄｄｒｅｓｓ Ａに保存されているＤＡＴＡ１に発生した誤り数がＴ個以内の場合は、パリティを用いて誤り訂正部２０のみで復号できる。
【００４０】
誤り訂正部２０では、誤りが訂正できなかった場合（ＮＯ）には、Ｓ１６において消失訂正を併用した誤り訂正処理が行われる。
【００４１】
＜ステップＳ１５＞誤り位置記憶工程
誤りのあったビットデータを記憶していたＭＬＣ領域２２Ｂのメモセルの位置情報（アドレス）が、誤りセル位置情報としてＳＬＣ領域２２Ａに記憶される。
すなわち、ＤＡＴＡ１に発生した誤り位置情報（Ｃｏｌｕｍｎ Ａｄｄｒｅｓｓ、Ｂｉｔ Ａｄｄｒｅｓｓ）が、信頼性の高いＳＬＣ領域２２Ａに記憶される。Ｐａｇｅ Ａｄｄｒｅｓｓ Ａ以外の場合でも同様に、復号後に誤り位置情報がＳＬＣ領域２２Ａに記憶される。
そして、Ｓ２０において、復号されたＤＡＴＡ１がホスト３に出力される。
【００４２】
なお、一般的には経年劣化、読み出し回数の増加等により、ＤＡＴＡ１に発生する誤り数は増加していくために、誤り位置情報も、随時更新されていく。
【００４３】
＜ステップＳ１６＞消失訂正工程
ＤＡＴＡ１に発生した誤り数が、Ｔ個を超えると、誤り訂正部２０のみでは、ＤＡＴＡ１は復号できない。この場合、復号器１９は、これまでＳＬＣ領域２２Ａに記憶／更新されてきた誤りセル位置情報を消失セル位置として使い、復号処理を、（消失訂正＋誤り訂正）で行う。すでに説明したように、消失訂正を併用する場合、消失位置として与える情報の信頼性、この例では、消失セル位置として与えたＣｏｌｕｍｎ Ａｄｄｒｅｓｓ、Ｂｉｔ Ａｄｄｒｅｓｓに本当に誤りが付加されているかの推定Ｈｉｔ率が訂正能力を大きく左右する。
【００４４】
復号器１９は、これまでに実際に発生した誤りの位置情報を消失位置として用いる。そのため、Ｈｉｔ率を効率的に飛躍的に向上させることが可能である。特に信頼性の高いＳＬＣ領域２２Ａに記憶されている無効セル（消失セル）位置情報をもとに消失訂正を併用した誤り訂正処理を行う復号器１９は、最大誤り可能訂正能力の１６ビットの誤り訂正が可能な場合もある。
【００４５】
＜ステップＳ１７＞消失訂正回数記憶工程
メモリカード２では、消失訂正により誤り訂正できた回数が、消失セル位置情報と合わせてＳＬＣ領域２２Ａに記憶される。言い換えれば８ビットを超える誤りが発生したときに、その回数が信頼性の高いＳＬＣ領域２２Ａに記憶される。
【００４６】
＜ステップＳ１８、Ｓ１９＞リフレッシュ処理工程
消失訂正により誤り訂正した回数が、所定の回数ＫＭＡＸ以上の場合（Ｓ１８：ＹＥＳ）には、Ｓ１９においてリフレッシュ処理が行われる。すなわち、ＭＬＣ領域２２Ｂに記憶されていた読み出し専用データを、ＭＬＣ領域２２Ｂに再記憶する、いわゆる、引っ越し処理が行われる。なお、リフレッシュ処理においてはホスト３のメモリを利用してもよい。
【００４７】
リフレッシュ処理を行う頻度が多いと、書き込み／消去回数の制限により、メモリカード２の製品寿命が短くなる。しかし、メモリカード２は、誤り訂正部２０により誤り訂正可能な数以上の誤り発生があっても、消失訂正部２１の機能により、誤り訂正が可能である。このため、リフレッシュ処理を行う頻度を大幅に低下することができるために、メモリカード２は製品寿命が長い、
【００４８】
なお、そのメモリセルと同じブロックに記憶されているデータ全てを引っ越ししてもよいし、所定範囲のデータ単位で引っ越し処理してもよい。
【００４９】
＜ステップＳ２０＞復号データ出力
ホスト３に復号されたＤＡＴＡが出力される。
【００５０】
以上の説明のように、本実施形態のメモリカード２およびメモリシステム１は、リフレッシュ処理間隔を長くできるために製品寿命が長く、かつ、消失情報をＳＬＣ領域２２Ａに記憶しているために信頼性が高い。
【００５１】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００５２】
１…半導体メモリシステム、２…メモリカード、３…ホスト、１５…ＥＣＣ回路、１８…符号化器、１９…復号器、２０…誤り訂正部、２１…消失訂正部、２２…メモリ部、２２Ａ…２値記憶領域、２２Ｂ…多値記憶領域、２３…メモリセル
【特許請求の範囲】
【請求項１】
２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域と、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域と、を有するメモリ部と、
前記多値記憶領域に記憶されたデータの誤りを検出し訂正する誤り検出訂正部と、
前記誤り検出訂正部が誤りを検出したデータを記憶していた多値メモセルの位置情報を、前記２値記憶領域に記憶し、前記位置情報にもとづき消失訂正を行う消失訂正部と、
を具備することを特徴とする半導体メモリ装置。
【請求項２】
前記消失訂正部が、前記誤り検出訂正部が誤り訂正できなった場合に、消失訂正を行うことを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
前記多値記憶領域に記憶されるデータが、読み出し専用データであることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
前記消失訂正部が、所定回数以上、前記消失訂正を行った場合に、前記多値記憶領域に記憶されていたデータを、前記多値記憶領域の別の位置に移動することを特徴とする請求項３に記載の半導体メモリ装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の半導体メモリ装置と、
ホストデバイスと、
を具備することを特徴とする半導体メモリシステム。
【請求項１】
２種類の閾値電圧を有する記憶状態になる複数の２値メモリセルにより構成される２値記憶領域と、４種類以上の閾値電圧を有する記憶状態になる複数の多値メモリセルにより構成される多値記憶領域と、を有するメモリ部と、
前記多値記憶領域に記憶されたデータの誤りを検出し訂正する誤り検出訂正部と、
前記誤り検出訂正部が誤りを検出したデータを記憶していた多値メモセルの位置情報を、前記２値記憶領域に記憶し、前記位置情報にもとづき消失訂正を行う消失訂正部と、
を具備することを特徴とする半導体メモリ装置。
【請求項２】
前記消失訂正部が、前記誤り検出訂正部が誤り訂正できなった場合に、消失訂正を行うことを特徴とする請求項１に記載の半導体メモリ装置。
【請求項３】
前記多値記憶領域に記憶されるデータが、読み出し専用データであることを特徴とする請求項１に記載の半導体メモリ装置。
【請求項４】
前記消失訂正部が、所定回数以上、前記消失訂正を行った場合に、前記多値記憶領域に記憶されていたデータを、前記多値記憶領域の別の位置に移動することを特徴とする請求項３に記載の半導体メモリ装置。
【請求項５】
請求項１から請求項４のいずれか１項に記載の半導体メモリ装置と、
ホストデバイスと、
を具備することを特徴とする半導体メモリシステム。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１２−８９０８５（Ｐ２０１２−８９０８５Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１０−２３７６８４（Ｐ２０１０−２３７６８４）
【出願日】平成２２年１０月２２日（２０１０．１０．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２２年１０月２２日（２０１０．１０．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]