【課題】集積回路をデバッグするための技術を提供する。
【解決手段】集積回路２は、相互接続回路２０を介してデータトランザクションを発行するための、１つ以上のトランザクションマスター８、１０、１２、４を含む。デバッグアクセスポート回路は、デバッグコントローラ６から受信されるデバッグコマンドに応答して、相互接続回路に発行されるバリアトランザクションを発生させるように構成される。相互接続回路は、データトランザクションの少なくともいくつかの相対的順序付けを、それらが相互接続回路を通過する時に抑制することによって、受信したバリアトランザクションに応答する。 （もっと読む）

【課題】ＪＴＡＧ-ＩＣＥにおいて、ＬＳＩの入出力状態をトリガとするエミュレーションのブレークを実現する「エミュレータ及びデバッグ方法」を提供する。
【解決手段】エミュレーション処理部２３は、ＬＳＩ３１のＩＣＥ制御ブロック３１４に命令を発行し、所定のプログラムをコアロジック３１１に実行させ、スキャン処理部２４は、ＬＳＩ３１のコアロジック３１１のプログラムの１ステップ実行毎のスキャン動作を、ＬＳＩ３１のバウンダリスキャン制御ブロック３１５に行わせ、ＬＳＩ３１の各入出力端子３１２の状態をスキャンデータメモリ２５に格納する。エミュレーション処理部２３は、スキャンデータメモリ２５からＬＳＩ３１の各入出力端子３１２の状態を読み出し、読み出した各入出力端子３１２の状態が、予めブレーク条件メモリ２６に設定されているブレーク条件にマッチするかどうかを調べ、マッチしていればプログラムの実行をブレークする。 （もっと読む）

【課題】複数のパーティションにハードウェア分割された装置では、通信経路上で障害が発生した場合は、障害発生箇所の特定が困難であり、人手での部品交換による部品の特定を実施する必要があるため、被疑判断に時間を要していた。
【解決手段】
本発明の制御装置は、第１のインタフェースを用いて外部装置と通信を行う通信手段と、通信に障害が発生したことを検出する検出手段と、検出手段で検出された障害をカウントする第１カウント手段と、検出手段で障害が検出された場合に、第１カウント手段をカウントアップする制御を行うと共に、外部装置のカウント手段をカウントアップする制御を第２のインタフェースを用いて行うカウント制御手段と、を具備する。 （もっと読む）

【課題】ＲＯＭエミュレータによるプログラムのデバッグでは、専用のコネクタをＣＰＵが実装された基板に設ける必要ある。このコネクタを追加することにより、配線抵抗が上昇し、メモリのアクセスタイミングを悪化させる。そこで、メモリ間のアクセスタイミングに影響を与えずに、プログラムのデバッグを実現する半導体集積回路を提供する。
【解決手段】半導体集積回路は、メモリに対するアクセスを制御するメモリコントローラと、メモリコントローラの端子と外部端子の間に配置されるバウンダリスキャン回路と、バウンダリスキャン回路の動作モードを決定するモード信号の出力が可能なＪＴＡＧインターフェイスと、プログラムのデバッグ時に、モード信号に基づいて、メモリコントローラのリードアクセスを許可する制御信号を、バウンダリスキャン回路を介して、メモリコントローラに発行するタイミング制御回路と、を備える。 （もっと読む）

【課題】デバッグ端子部を介してのリバースエンジニアリングを防止できるようにする。
【解決手段】デバッグ端子部制御回路３は、ＣＰＵ４で実行されたデバッグ用プログラムＰ１の中から有効化ルーチンＲ１を抽出し、該抽出した有効化ルーチンＲ１に基づいて、デバッグ端子部２で受信されるデバッグ入力信号Ｓ４をＣＰＵ４に入力するようにデバッグ端子部２を制御する。これにより、外部メモリ７ａにデバッグ用プログラムＰ１が記憶されているときには、デバッグ端子部２が有効になってデバッグ入力信号Ｓ４がＣＰＵ４
に入力されるが、外部メモリ７ａにデバッグ用プログラムＰ１が記憶されていないときには、デバッグ端子部２が無効になってデバッグ入力信号Ｓ４がＣＰＵ４に入力されない。この結果、出荷時にデバッグ端子部２を無効化することにより、デバッグ端子部２を介してのリバースエンジニアリングを防止できる。 （もっと読む）

【課題】ユーザーが容易に変更できないように管理されている保護領域へのアクセスを、修理店等において簡易に行うことが可能なマイクロコンピュータを提供すること。
【解決手段】外部とのデータ通信を行う通信手段を備え、エントリーレベルに応じて、前記通信手段を用いた外部から所定の保護領域へのアクセスが制限されているマイクロコンピュータであって、外部から所定のデバッグモード開始信号を入力可能な入力受付手段と、前記入力受付手段に所定のデバッグモード開始信号が入力されたときに、前記所定の保護領域へのアクセス制限を緩和するように制御するデバッグモード制御手段と、を備えるマイクロコンピュータ。 （もっと読む）

【課題】ＣＰＵコア用インサーキットエミュレータ（ＩＣＥ）と、遊技機向け付加回路の機能をエミュレートするＩＣＥ用アダプタとで構成されるＩＣＥにおいて、ブレーク中に、ＩＣＥ用アダプタに搭載されている遊技機向け付加回路の内部状態を保存したまま、その付加回路内のメモリやレジスタからデータを読み出す
【解決手段】乱数回路１１やウォッチドッグタイマ１２のように状態遷移回路を含む回路では、ＣＰＵコア用ＩＣＥ２０がブレークされているとき、状態遷移回路の状態遷移を停止させる。受信用ＦＩＦＯ回路１３のリードポインタのように、ＣＰＵコア用ＩＣＥ２０がレジスタやメモリの内容を読み出すと内部状態が変化する回路では、内部状態を保存したままレジスタやメモリの内容を読み出すことができる回路を付加する。 （もっと読む）

【課題】複数のＣＰＵを含むデータ処理装置において、円滑なトレースを可能とするための技術を提供する。
【解決手段】それぞれ供給されたＣＰＵ用クロック信号（ｃｌｋｉ０，ｃｌｋｉ１）に同期動作する複数のＣＰＵと、供給されたデバッグ用クロック信号（ｃｌｋｄ）に基づいて、上記複数のＣＰＵで実行されるユーザプログラムのデバッグを可能とするデバッグ回路（２００）とを含むデータ処理装置において、上記デバッグ回路に供給されるデバッグ用クロック信号の周波数をｆ１とし、上記複数のＣＰＵに供給されるＣＰＵ用クロック信号の中で最も高い周波数をｆ２とするとき、ｆ１≧ｆ２が成立するように上記デバッグ用クロック信号及び上記ＣＰＵ用クロック信号を形成するためのクロック制御回路（３００）を設ける。 （もっと読む）

【課題】 携帯電話機の筐体の解体することなく、セキュリティ性を維持した状態でＪＴＡＧ信号の取り出しを可能とする。
【解決手段】 携帯電話機のＣＰＵコア２２は、音声出力端子１５を介してハイレベル（Ｈ）のデバッグモード移行制御信号が供給され、なおかつ、正規のユニーク認証コードが供給された場合のみ、デバッグモードに移行する。携帯電話機の外部メモリ装着部１６には、一端がカード型半導体メモリの形状となっているパラレルデータラインが接続されており、デバッグモードに移行した際には、このパラレルデータラインを介してＣＰＵ１９のＪＴＡＧコントローラ２３とデバッガ装置３１とを接続して、検査対象となっているソフトウェアプログラムのデバッグを行う。 （もっと読む）

【課題】トレース用端子を増設することなく、最小限のメモリで、複数リソースのトレースを実行する。
【解決手段】半導体装置は、同じ内容のプログラムが実行される毎に、ＲＯＭ１のアドレス、ＲＡＭ２のアドレス、ＲＡＭ２の中から、選択すべき１つのデータを切り替えて、トレース情報として出力するセレクタ１２と、前記同じ内容のプログラムが実行される毎にセレクタ１２により選択されたトレース情報を記憶し、次の同じ内容のプログラムが実行される前に前記記憶されたトレース情報が読み出されるトレース用メモリ１７と、を備えている。 （もっと読む）

【課題】、内蔵するデバッグ回路からメモリ等の内部リソースに直接にアクセスできる構成において、バスを効率的に使用可能なようにバス権獲得要求及び承認を制御する集積回路を提供する。
【解決手段】集積回路は、バスと、ユーザプログラムを実行する処理ユニットと、処理ユニットからの命令転送要求に応答して処理ユニットにバスを介して命令レジスタ内の命令を転送する、バスに接続されたデバッグ回路とを含み、処理ユニットがユーザプログラムの実行を中断して命令転送要求をデバッグ回路に対して行なうと、デバッグ回路は、命令転送要求と命令転送動作との間の期間においてバスの使用権を前記処理ユニットから解放させる応答を行なう。 （もっと読む）

【課題】ターゲットマシンの構成を複雑化することなく、汎用性の高いＵＡＲＴを用いたクロスデバッグ環境を提供する。
【解決手段】ターゲットマシン３において、識別回路１３は、ＵＡＲＴ１２で受信された８ビットのデータ（キャラクタ）の上位２ビットから、当該データがコマンド、アドレスまたは書込データのいずれであるかを識別する。コマンドデコーダ１９は、コマンドとなるデータをコマンドにデコードしてターゲットＣＰＵ１１に与える。また、アドレスレジスタ２０は、アドレスとなるデータを４回の受信で２４ビットのアドレスを蓄える。また、データレジスタ２１は、書込データとなるデータを１１回の受信で６４ビットの書込データを蓄える。これにより、ＵＡＲＴ１２のプロトコルを上記の回路によって実現することができ、当該プロトコルをソフトウェアで実現する場合のように、当該ソフトウェアを実行するＣＰＵやその周辺回路を別途必要としない。 （もっと読む）

【課題】秘密情報を保護する仕組みを有し、しかもデバッグを可能にする情報処理装置、秘密情報保護システムおよび秘密情報保護方法を得ること。
【解決手段】秘密情報保護システム１００は、ＤＴＣＰシンクデバイス１０１とＤＴＣＰソースデバイス１０２をＬＡＮケーブル１０３で接続した構成となっている。ここで保護されたコンテンツを要求してその再生を行うＤＴＣＰシンクデバイス１０１は、秘密情報を格納したセキュアＣＰＵ部１２１と、これと回路的に遮断されデバッガ１０４を接続可能な回路部分でコンテンツの再生を行う。 （もっと読む）

【課題】ソフトウェアの開発や保守におけるデバッグ作業を効率的に行うことのできる半導体集積回路装置を提供する。
【解決手段】半導体集積回路装置１の内部回路１０で実行されるソフトウェアのデバッグを行うデバッグ回路２は、インターフェイス部２４から入力される機能構成情報によりプログラマブルロジック部２１の機能が構成され、デバッグポート２２を介して、デバッグに必要な内部回路１０の信号端および内部バスがプログラマブルロジック部２１へ接続され、プログラマブルロジック部２１から出力されてトレースメモリ２３に格納されたデータを、インターフェイス部２４から外部へ出力する。 （もっと読む）

【課題】 マイクロプロセッサ（１２）に集積化されるモニタ回路（１８）の出力ターミナル（２２）を介してデジタルデータメッセージを伝送する方法を提供する。そのメッセージは、マイクロプロセッサによる命令実行時に発生する決められたイベントを表す。本発明はまた、デジタルデータメッセージを伝送するための装置を提供する。
【解決手段】 方法は、特定のイベントに関連する少なくとも１つの特定のデジタルデータメッセージの伝送前又は伝送後に、特定のデジタルデータメッセージの識別子と、特定のデジタルデータメッセージの伝送に関連する命令及び先行のデジタルデータメッセージの伝送に関連する命令の間にマイクロプロセッサにより実行される命令の数のカウンタとを含む相関メッセージを伝送することから成るステップを有する。 （もっと読む）

【課題】半導体装置が組み込まれる制御基板に、調整用の特別の回路を設けることなく、送受信データの位相調整、及び、受信データの受信開始タイミングの調整を容易に行なうことができる半導体モニタ装置を提供する。
【解決手段】コマンドデータを送信しコマンドデータに応答して返信される応答データを受信する通信インタフェース部５１と、通信インタフェース部５１を介して動作中の半導体装置２から受信した応答データに基づいて半導体装置２のリソース状態をモニタする半導体モニタ装置５であって、半導体装置２に備えた記憶部から通信インタフェース部５１を介して検証データを読み出すデータ読出し処理部５２と、データ読出し処理部５２により読み出された検証データに基づいて通信インタフェース部５１の通信条件を設定する通信条件設定部５３を備えている。 （もっと読む）

【課題】本発明は、バッグ解析等に必要な内部ステータス信号を高精度に取得して出力する集積回路に関する。
【解決手段】ＡＳＩＣ１は、内部信号出力回路３を搭載しており、内部信号出力回路３は、機能モジュールＭａ〜Ｍｄ、ＰＣＩｅ Ｉ／ＦモジュールＭｅ、ＭｆのステータスレジスタＲａ〜Ｒｆのアドレスが、読み出し対象アドレスとしてアドレス指定レジスタ３ｂに外部のＣＰＵ１０から設定指定されると、ポーリング間隔設定レジスタ３ａに設定されているポーリング周期で該アドレス指定されているステータスレジスタＲａ〜Ｒｆの内部ステータス信号を読み出して、外部端子４からＡＳＩＣ１外に出力する。したがって、ステータスレジスタＲａ〜Ｒｆの内部ステータス信号を短サイクルで正確に読み取って外部に出力することができ、デバッグ等を正確かつ容易に行うことができる。 （もっと読む）

【課題】情報の秘匿性を確保しつつ開発効率を向上出来る半導体集積回路装置及びその信号処理方法を提供すること。
【解決手段】暗号化データを保持する第１メモリ３と、前記暗号化データの平文を保持する第２メモリ４と、第１動作モードにおいてデバッグ制御回路１２から独立し第２動作モードにおいて前記デバッグ制御回路１２の支配下に置かれるプロセッサ１１と、前記第２動作モードにおいて前記プロセッサ１１を制御する前記デバッグ制御回路１２と、前記暗号化データの正統性を認証するデータ認証部６と、前記第２動作モードにおいてフラグを保持するレジスタ１３と、前記第２メモリ４へのアクセスを制御する第２メモリ制御回路５とを具備し、前記第２メモリ制御回路５は前記レジスタ１３に前記フラグが保持されておらず且つ前記データの正統性が認証された場合に前記第２メモリ４へのアクセスを許可する。 （もっと読む）

【課題】監視対象デバイスの増設や変更にも柔軟にかつ容易に対応できる。
【解決手段】ＲＡＳ機能付きインタフェース４と監視対象デバイス３Ａ、３Ｂ、５Ｃ〜５ＮとはＲＡＳ専用の１本のシリアル伝送路６で接続し、ホスト側になるインタフェースからは各デバイスに対するポーリングで各デバイスの異常の有無を監視する。
ポーリングにはホスト側から各デバイスにステータス信号をそれぞれ要求し、各デバイスからのステータス信号の応答の有無、及びステータス信号の正常／異常の判定で当該デバイスの異常の有無を判定する。 （もっと読む）

【課題】ハードウェアコンポーネント間のバス信号の衝突をモニタし、ソフトウェアのデバッグ処理効率を向上させる。
【解決手段】マイクロコンピュータ１０は、デバッグ装置と通信を行ってオンチップデバッグ機能を実現するデバッグコントロールユニットＤＣＵを有するマイクロコンピュータであって、マイクロコンピュータ１０の外部バスＢＵＳに接続された機器の通信を制御する外部バスコントローラ１３と、外部バスコントローラ１３から出力され、外部バスＢＵＳへ出力されるべき第１外部バス信号Ｂ１をモニタする外部バスモニタ１４と、外部バスモニタ１４によってモニタされた第１外部バス信号Ｂ１が記憶されるメモリ（リングバッファ２２）と、を有するものである。 （もっと読む）