【課題】開発期間や開発コストを低減することができる、半導体集積回路の機能検証装置、及び半導体集積回路の機能検証方法を提供する。
【解決手段】テストシナリオ３１に従いスティミュラスを生成するスティミュラス生成部３２１と、論理回路３２２から得られる出力値と期待値とを比較して一致するか否かを判定する結果判定部３２３と、出力値と期待値が不一致であると判定された場合に不一致情報をＦａｉｌログ３４として出力するＦａｉｌログ生成部３２６と、論理回路３２２内の全ての信号・レジスタ・記憶素子の値を論理回路状態情報として論理回路状態情報記憶部３３に保存させる状態ダンプ部３２４と、出力値と期待値が不一致であると判定された場合に論理回路状態情報記憶部３３に保存されている論理回路状態情報を論理回路３２２にロードさせる状態ロード部３２５と、を備えていることを特徴とする。 （もっと読む）

【課題】ＣＰＵの故障率を検出するためのデータをより少ない記憶容量で記憶可能な情報処理装置を提供すること。
【解決手段】重複しないランダムパターンを生成するランダムパターン生成手段１１と、前記ランダムパターンに演算を施す演算手段２０と、前記ランダムパターンから一意に特定されるアドレスに、前記演算手段が前記ランダムパターンに演算を施した際の期待値を記憶した期待値記憶手段１３と、前記演算手段の演算結果と、前記期待値記憶手段から読み出された期待値を比較する比較手段１５とを有する。 （もっと読む）

【課題】完全に不定値許容性の非常に高スキャン圧縮なスキャンテストシステム及び技術を提供する。
【解決手段】スキャンテスト及びスキャン圧縮は、コストの低減及び高い出荷品品質を実現するうえで重要である。従来以上に複雑な設計における新しいタイプの故障には、高い圧縮が必要とされる。しかしながら、不定値（Ｘ）の密度が増加し効果的な圧縮を妨げる。スキャン圧縮の方法では、任意の密度の不定値について非常に高い圧縮及び完全な検出率が達成される。記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。産業的な設計にこれらの技術を用いた結果、他の方法と比べて一定かつ予測可能な有利な点があることが分かった。 （もっと読む）

【課題】入力として与えられた既存のテスト・ケースの集合と一致するものを多く含み、なるべく小さいサイズの集合を、高速に生成する。
【解決手段】いくつかのパラメータに対して、テストケース候補が持っているべき値を決定する（７１８）。入力テスト・ケースの集合に含まれるテストケースのうち、上記で決定した値を持っているものを候補とする（７１２）。従来手法によって生成されたひとつ又は複数のテストケース候補と、入力テスト・ケースの集合から選択されたひとつまたは複数のテストケース候補のうち、最もスコアが高いものを出力テスト・ケースの集合に追加する（７１６）。この処理を、出力テスト・ケースの集合が目的の性質を満たすまで繰り返す。 （もっと読む）

【課題】追い越し機能が正常に動作しているか否かを信頼性よく試験することができる、コンピュータシステム、試験装置、試験方法、及び試験プログラムを提供する。
【解決手段】試験装置２と、先行命令のアクセス先仮想メモリアドレスが、後続命令のアクセス先仮想メモリアドレスと重複するか否かを判定し、重複しない場合に、前記後続命令が前記先行命令を追い越して実行されるように、処理装置によるメモリへのアクセス動作を制御する、命令追い越し回路１２と、前記後続命令の追い越しが発生した場合に、前記後続命令を特定する情報を生成し、追い越し結果情報として保存する、追い越しトレーサ回路１３とを具備する。前記試験装置２は、設定変更部５と、試験命令列生成部６と、追い越し判別部７と、試験命令列変更部８と、ＳＷシミュレータ実行部９と、実行結果判定部１０とを備える。 （もっと読む）

【課題】例外割り込みと例外処理の発生を効率的かつ未然に抑制してコンピュータの試験を行なうこと。
【解決手段】コンピュータは、試験用命令列の作成時に、実行結果が書き込まれない入力専用レジスタ以外のレジスタから命令の出力先を指定する。また、コンピュータは、試験用命令列の作成時に、浮動小数点演算や固定小数点除算など例外割り込みが発生する可能性のある命令の入力に実行結果が書き込まれない入力専用レジスタを指定する。そして、コンピュータは、入力専用レジスタの初期値として例外割り込みの発生を回避することのできる値をセットして試験用命令列を実行し、例外割り込みを発生させることなく動作試験を行なう。 （もっと読む）

【課題】期待値を予め準備することなく、またテストパターンの数が制限されることなく半導体集積回路のテストを行う。
【解決手段】ＰＲＰＧ２０で、タップ及びシード（設定値）をセットして、ランダムな入力パターンを大量に発生し、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃ、及びテスト対象の半導体集積回路３４へ発生した入力パターンを入力する。期待値生成回路２２で、基準の半導体集積回路３２Ａ、３２Ｂ、３２Ｃの出力パターンに基づいて期待値パターンを生成し、判定回路２４で、期待値生成回路２２で生成された期待値パターンとテスト対象の半導体集積回路３４の出力パターンとを比較することにより、テスト対象の半導体集積回路３４のパス／フェイル判定を行う。フェイル判定の場合には、入力パターン発生時の設定値をメモリ２６に記憶する。 （もっと読む）

【課題】半導体集積回路に対する高速な動作検証を実現し、且つ、その動作検証に関して柔軟性及び制御性を確保する。
【解決手段】回路動作検証システムは、計算機と、被テスト回路が構成されたプログラマブルロジックデバイスと、被テスト回路の動作検証を行うテストベンチ部と、を備える。テストベンチ部は、計算機がソフトウェアを実行することにより実現されるソフトウェア部と、被テスト回路と共にプログラマブルロジックデバイス上に構成されたハードウェア部と、を備える。ハードウェア部は、テストパタンを生成し、テストパタンを被テスト回路に入力することによって動作検証を行うハードウェア機能を有する。そのハードウェア機能は、制御パラメータを変えることによって制御可能である。ソフトウェア部は、制御パラメータを可変に設定する。 （もっと読む）

試験、ツール開発及びデバックを高速化する、メモリリンクのためのロバスト電気統合試験（ＲＥＵＴ）が導入される。また、過去の実施で不可能であったパラメータ及びコンディションをトレーニングするために、ＢＩＯＳに使用される十分なパフォーマンスを有するトレーニングフックを提供する。アドレスパターン生成回路がまた開示される。 （もっと読む）

【課題】ＣＰＵコア用インサーキットエミュレータ（ＩＣＥ）と、遊技機向け付加回路の機能をエミュレートするＩＣＥ用アダプタとで構成されるＩＣＥにおいて、ブレーク中に、ＩＣＥ用アダプタに搭載されている遊技機向け付加回路の内部状態を保存したまま、その付加回路内のメモリやレジスタからデータを読み出す
【解決手段】乱数回路１１やウォッチドッグタイマ１２のように状態遷移回路を含む回路では、ＣＰＵコア用ＩＣＥ２０がブレークされているとき、状態遷移回路の状態遷移を停止させる。受信用ＦＩＦＯ回路１３のリードポインタのように、ＣＰＵコア用ＩＣＥ２０がレジスタやメモリの内容を読み出すと内部状態が変化する回路では、内部状態を保存したままレジスタやメモリの内容を読み出すことができる回路を付加する。 （もっと読む）

【課題】
乱数要素を持たせた論理検証において、検証論理にあるフリップフロップのうち全く動作しないものや、動作回数が著しく低いものがある。そして、検証論理に含まれるフリップフロップ全てがあらゆる条件下で動作するまで検証を行うと検証期間の増大する。
【解決手段】
検証論理に入力する命令およびデータのパターンを乱数を用いて生成するための制約条件を定義したシナリオファイルを複数用意し、複数のファイルから実行対象とするファイルをランダムに選び、検証実行時にカバレッジ情報を出力し、蓄積したカバレッジ情報を用いて低動作回数フリップフロップを抽出し、抽出したフリップフロップを動作させたファイルが多く実行されるように動作回数に応じて実行確率を算出する処理を行うことで、抽出したフリップフロップを動作させたファイルの実行回数を上げ、検証論理にある全フリップフロップの動作回数を平均的に上げ、効率がよい論理検証を可能にする。 （もっと読む）

【課題】ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応可能なエミュレータを提供する。
【解決手段】エミュレータ（３０）は、デバッグ対象とされるユーザシステムに結合可能なユーザインタフェース（４０）と、上記ユーザシステムに搭載されるＣＰＵ論理機能を代行するためのＣＰＵ論理（８０）と、上記ユーザシステムのデバッグを可能とするデバッグ論理機能を有するデバッグ論理（９０）とを含む。上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 （もっと読む）

【課題】ハードウェアの機能検証の効率を上げて検証期間を短縮すること。
【解決手段】テスト装置１は、オリジナルテストベクタデータを記憶するベクタ記憶部４と、ベクタ記憶部４に記憶されているオリジナルテストベクタデータから、オリジナルテストベクタデータとは異なる生成テストベクタデータを生成するベクタ生成部１３と、テストベクタデータを出力する出力部１４と、入力信号の誤り発生率を記憶する誤り発生率記憶部４と、乱数データを発生する乱数発生部１１と、入力信号の誤り発生率と乱数データとを比較する比較部１２とを有する。そして、ベクタ出力部１４は、入力信号の誤り発生率より乱数データが小さい場合、生成テストベクタデータを出力し、入力信号の誤り発生率より乱数データが大きい場合、オリジナルテストベクタデータを出力する。 （もっと読む）

【課題】ハードウェア及びソフトウェアの協調検証においては、ソフトウェアを実行するために大量のテストデータが論理シミュレータまたはエミュレータで処理されることとなるため、論理検証に非常に長い時間を要していた。また、ハードウェア及びソフトウェアが変更されると、テストの再実行にも多大な時間を要しており、検証期間長期化の要因となっていた。
【解決手段】本発明では、ハードウェア及びソフトウェアの協調検証実行時にハードウェア及びソフトウェアのカバレッジ情報を出力し、カバレッジ情報が変化するテストケースと変化しないテストケースを分類し、カバレッジ情報が向上するテストケースのみを蓄積してテストの再実行時に利用することにより、効率良くテストを実行するハードウェア、ソフトウェア協調検証システムを実現する。 （もっと読む）

【課題】データ処理システムの設計のための検証試験を実施するための装置及び方法が提供される。
【解決手段】該装置は、該データ処理システムの設計の少なくとも一部を表す検証対象システムと、該検証対象システムのインタフェースに接続するため、かつ該検証試験の実施中に該インタフェースを介して該検証対象システムに入力するための信号を生成するためのトランザクタと、を備える。プロファイルストレージは、該インタフェースでの所望のトラフィックフローの統計的表示を提供するプロファイルを保管し、該統計的表示は複数のトラフィック属性に対する統計情報を提供し、また当該トラフィック属性間の少なくとも１つの依存性を特定する。次に、該トランザクタは、生成される該信号が該プロファイルで特定された依存性を考慮するように、生成される該信号を決定するために該プロファイルを参照する。このような機構によって、該トランザクタは、現実のシステムで観察されるであろうトラフィックフローを一層現実に近く再現することが可能になる。 （もっと読む）

【課題】完全に不定値許容性の非常に高スキャン圧縮なスキャンテストシステム及び技術を提供する。
【解決手段】スキャンテスト及びスキャン圧縮は、コストの低減及び高い出荷品品質を実現するうえで重要である。従来以上に複雑な設計における新しいタイプの故障には、高い圧縮が必要とされる。しかしながら、不定値（Ｘ）の密度が増加し効果的な圧縮を妨げる。スキャン圧縮の方法では、任意の密度の不定値について非常に高い圧縮及び完全な検出率が達成される。記載された技術は、テスト容易化設計（ＤＦＴ）及び自動テストパターン生成（ＡＴＰＧ）のフローに完全に組込むことができる。産業的な設計にこれらの技術を用いた結果、他の方法と比べて一定かつ予測可能な有利な点があることが分かった。 （もっと読む）

【課題】検証作業の担当者に手間や時間をかけさせることなく、ランダムシミュレーションにおけるパラメータ調整を適切におこなうこと。
【解決手段】検証装置１００は、ランダムパターン生成部、ランダムシミュレーション部２００、およびパラメータ決定部２２０を備える。ランダムパターン生成部は、パラメータファイルに示されているパラメータを用いて、ランダムパターンを生成する。ランダムシミュレーション部２００は、ランダムパターン生成部が生成したランダムパターンを検証回路に入力することにより、検証回路のランダムシミュレーションをおこなう。パラメータ決定部２２０は、ランダムシミュレーションの履歴情報に基づいて、パラメータファイルに示すパラメータを決定する。 （もっと読む）

【課題】テスト環境において用いるテストデータを効率的に生成するためのテストデータ生成システム、テストデータ生成方法及びテストデータ生成プログラムを提供する。
【解決手段】テストデータ生成システム１０の制御部１１は、本番データを構成する各レコードにおいて、変換対象範囲に含まれる文字コードを特定する。そして、この変換対象範囲に含まれる文字の種別に応じて乱数を生成する。制御部１１は、レコードを構成する文字が、無変換文字データ記憶部２０に記憶された無変換文字でない場合には、この文字の文字コードに、発生した乱数を加算して新たな文字コードを算出する。ここで、生成した文字コードが元の文字種別の文字コード範囲を逸脱する場合には、制御部１１は、元の文字コードから乱数を減算して新たな文字コードを算出する。制御部１１は、算出した文字コードを用いてテストデータを生成する。 （もっと読む）

【課題】論理検証における検証網羅性を向上させることが可能なテストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法を提供することを目的とする。
【解決手段】コンピュータを、ユーザにより作成されたテストパターン群を格納する第１テストパターン格納手段と、ランダムなテストパターンを順次発生するランダムパターン発生手段と、ランダムなテストパターンを格納する第２テストパターン格納手段と、第１及び第２テストパターン格納手段とにより記憶手段に格納されたテストパターン群の先頭にあるテストパターンとの一致を監視し、一致を検知すると、テストパターン群に定められているテストパターンの順番にテストパターンを出力し、一致を検知しなければ、第２テストパターン格納手段により記憶手段に格納されているテストパターンを、格納した順番に出力するパターン制御手段として機能させることにより上記課題を解決する。 （もっと読む）