【課題】処理要求の発生の有無を調べるための時間を短縮し、およびその処理負荷を低減することが可能な電子制御装置および制御方法を提供する。
【解決手段】実行結果に応じて予め定められた機能の動作を要求するための機能動作要求が発生したとき、機能動作要求とともに、機能動作の内容を出力する処理毎に設けられた機能動作要求出力部と、いずれかの機能動作要求出力部から機能動作要求が出力されたとき、機能動作要求があることを表す情報を記憶する機能動作要求記憶部と、処理毎に機能動作の内容を記憶する機能動作内容記憶部と、機能動作内容記憶部の記憶内容を読み出して、いずれの機能の動作を実行するかの調停を行う調停部とを備え、調停部は予め定められたタイミングで機能動作要求記憶部の記憶内容を参照し、機能動作要求記憶部に機能動作要求があることを表す情報が記憶されているとき、機能動作内容記憶部の記憶内容を読み出して調停を行う。 （もっと読む）

【課題】動的ポート優先割当能力を有しているメモリコントローラーを提供すること。
【解決手段】メモリにアクセスするように動作可能な集積回路であって、該集積回路は、メモリアクセスリクエストを生成するように動作可能なプログラマブルマスター回路と、メモリコントローラーであって、該メモリコントローラーは、該メモリアクセスリクエストを該プログラマブルマスター回路から第１および第２のポートにおいて受信するように動作可能であり、該メモリーコントローラーは、該メモリアクセスリクエストを実行するために、該メモリにアクセスするように動作可能であり、該メモリコントローラーは、該メモリアクセスリクエストを順番に実行するように動作可能である、メモリコントローラーと、該メモリコントローラーが該メモリアクセスリクエストを実行する順番を制御するように動作可能である制御回路とを含む、集積回路。 （もっと読む）

【課題】処理速度の低下を防止でき、要求されるパフォーマンスでのタスク実行を行うことが可能で、状況に応じた的確なリフレッシュ動作を実現することが可能なメモリ装置、メモリ制御方法、およびプログラムを提供する。
【解決手段】メモリ装置２０は、ブロック単位にデータの消去が行われ、このブロックに対するデータの書き込みおよび読み出しが行われる不揮発性メモリ２３と、不揮発性メモリのアクセス動作を制御し、不揮発性メモリのデータ変化状態のレベルを監視して不揮発性メモリのリフレッシュ動作を制御する制御部２１と、を有し、制御部２１は、タスクを優先度に応じて処理し、前記リフレッシュ動作を低優先度タスクとして処理する。 （もっと読む）

【課題】動作効率を向上できるデータ転送システムを提供する。
【解決手段】１つの実施形態によれば、第１の速度でデータをそれぞれ転送する複数のラインを有するバスと、前記バスに接続された複数のマスタ装置と、前記バスに接続されたスレーブ装置とを備え、前記スレーブ装置は、前記バスにそれぞれ接続され、前記バスを介して前記マスタ装置から転送指示をそれぞれ前記第１の速度で受信する複数のスレーブインターフェースと、前記複数のマスタ装置の間における処理内容の関連性に依存した順番で前記複数のマスタ装置が優先順位付けされた優先順位情報に従って、前記複数のスレーブインターフェースで受信した転送指示の処理順を決定する調停部と、前記調停部により決定された処理順に従い、転送指示に応じた外部との間のデータ転送処理を前記第１の速度より速い第２の速度で行う処理部とを有することを特徴とするデータ転送システムが提供される。 （もっと読む）

【課題】 データ転送装置から記憶装置へのデータ転送のスループットを向上する。
【解決手段】 データ転送装置１は、複数の一時保存部２（２₁，・・・２_n（ｎは２以上の整数））と、順序制御部３と、データ読み出し部４と、転送制御部５とを有する。各一時保存部２（２₁，・・・２_n）は、転送先の格納位置を示すアドレス情報付きのデータが入力されるデータ入力部６を通ってデータ転送装置１に入力したデータを保存する。データ読み出し部４は、各一時保存部２から、並列に、データを読み出す。転送制御部５は、その読み出された各データを、当該データに添付されているアドレス情報に基づいた転送先に対応しているデータ出力部７に出力する。順序制御部３は、各一時保存部２から並列に読み出される各データの転送先に対応するデータ出力部７が互いに異なるように、一時保存部２毎にデータの読み出し順を設定する。 （もっと読む）

【課題】省電力モードを有するメモリ制御回路におけるメモリアクセスと省電力の効率を向上させるメモリ制御装置、メモリ制御方法を提供する。
【解決手段】複数のマスタ０，１，２と省電力モードを有する複数のメモリ１１０，１１１に接続されたメモリ制御装置１００であって、複数のマスタ０，１，２からのメモリアクセスを調停し、複数メモリのそれぞれが省電力状態であるか否かを監視し、省電力モードの検出結果に応じてメモリアクセスの優先順序を決定する。 （もっと読む）

【課題】処理時間の短縮及び消費電力の低減が可能な共有メモリシステムを提供すること。
【解決手段】共有メモリシステムは、アクセス監視機構１１２に対し、動画属性用のクラスタをクラスタメモリ１、２とする定義を行う。アクセス監視機構１１２は、ＤＳＰ（２）１０４が画像の属性情報を付加してメモリアクセスを行うと、クラスタメモリ１、２に対してアクセス許可を示す制御情報１３１をクラスタメモリ空間選択装置１１９に出力する。クラスタメモリ空間選択装置１１９は、制御情報１３１に従って、ＤＳＰ（２）１０４からのアクセスをクラスタメモリ１もしくは２に振り分ける。ＧＰＵ１０５からのアクセスも同様である。複数のクラスタ１１１に分割された共有メモリ１１０を複数のマスタが共有することで、キャッシュメモリのコヒーレンシを保つ。 （もっと読む）

【課題】最小限の回路規模により複数の暗号化処理を並列に行う。
【解決手段】メモリ上のデータを転送する複数の転送手段と、データに処理を施すデータ処理手段と、複数の転送手段から転送要求をアビトレーションするアビトレーション手段と、データ処理手段における処理に関するパラメータを複数の転送手段ごとに保持する手段と、アビトレーションの結果に基づき、パラメータをデータ処理手段に出力する手段と、処理されたデータの出力先を選択する出力先選択手段と、を有し、データ処理手段は、動作状況を示す動作中判別信号をアビトレーション手段に送信し、アビトレーション手段は、転送要求それぞれの優先度が記述されたアビトレーションポリシーを保持しており、当該アビトレーションポリシーと動作中判別信号とに基づき、転送要求をアビトレーションし、出力先選択手段は、アビトレーションの結果と動作中判別信号に基づき、データの出力先を選択する。 （もっと読む）

【課題】情報装置のデータフローのためのバッファとプロセッサのためのメインメモリとを共有化させるためのメモリアクセス装置を提供する。
【解決手段】アービタ手段は、複数の機能ブロックからのメモリのアクセス要求を順にラウンドロビン方式で所定の転送長で割当て、（ａ）所定の転送長で部分転送に分割し、データ転送の帯域に応じて１回のラウンドロビン・サイクルの中で複数の部分転送をし、（ｂ）複数の部分転送は異なる優先度を有し、異なる機能ブロックからの部分転送の交互の転送により全ての機能ブロックからのデータ転送の必要帯域を満たすように優先度をプログラマブルに設定し、（ｃ）プロセッサからのメモリへのアクセス回数が、最優先で所定の転送長（ＣＰＵ転送長）で部分転送間の所定の間隔において、機能ブロックからのデータフローの転送帯域への影響が小さくなるように、プロセッサ・アクセスを行う。 （もっと読む）

【課題】チップサイズの増加を抑制しながら、演算処理部へのデータ転送の並列化を可能とする。
【解決手段】演算処理部１１からの要求に応じて、第１・第２のメモリ制御部１６，１７により、第１・第２のデータ２１，２２が第１・第２のバス１２，１３を介して演算処理部１１に転送される。第１・第２のバス１２，１３を介して時間的に重複したデータ転送があった場合、緩衝制御部１８により、一方のデータが演算処理部１１に転送され、他方のデータが緩衝バッファ部１８ａに格納される。そして、緩衝制御部１８により、一方のデータの転送終了後、他方のデータが緩衝バッファ部１８ａから演算処理部１１に転送される。 （もっと読む）

【課題】プロセッサの内蔵メモリに対して、小規模で常に優先かつ高速なメモリへのデータ入出力機構を実現する。
【解決手段】命令をパイプライン処理するプロセッサと、プロセッサに内蔵するメモリと、メモリに対し高い優先度でアクセスをする入出力制御手段からなる情報処理装置において、メモリアクセス調停方法は、プロセッサと入出力制御手段のメモリへのアクセスが競合した場合に、プロセッサに供給するクロックをウェイトさせるステップ（Ｓ５１２）と、入出力制御手段のメモリへのアクセスを実行するステップ（Ｓ５０６）と、入出力制御手段のメモリへのアクセス終了後にプロセッサのクロックウェイトを解除し、プロセッサのメモリへのアクセスを実行するステップ（Ｓ５０７、Ｓ５１１）からなる。 （もっと読む）

【課題】優先度の異なる複数のモジュールを備えるシステム構成において、優先度の高いモジュールのデータ転送を確実に行うことができるようにする。
【解決手段】メモリ制御部により、高速モジュール１の設定に従い、該高速モジュール１に対して複数バンクＡ〜Ｄへのアクセス要求を、該高速モジュール１に対する連続したアクセス要求の処理後に低速モジュール２に対するバンクへのアクセス要求を行うようにした。この際、高速モジュール１が、アクセスする先頭アドレスを低速モジュール２とは異なるバンクにアクセスするアドレス位置に設定するようにした。 （もっと読む）

【課題】メモリシステムにおけるデータの転送効率を改善する。
【解決手段】アービタ３１０の前段に設けられたアダプタ２１１は、アドレス変換部およびリクエスト分割部を備える。アドレス変換部は、リクエスト線１２１を介してクライアント１１１から発行されるリクエストの論理アドレスをメモリシステム５００の物理アドレスに変換する。リクエスト分割部は、アドレス変換部により変換された変換リクエストを、メモリシステム５００に対するコマンド単位により分割する。このリクエスト分割部は、その分割された分割リクエストを、分割リクエスト線３１１を介してアービタ３１０に出力する。アービタ３１０は、リクエスト分割部からの分割リクエストに示される物理アドレスに基づいて調停を行う。 （もっと読む）

【課題】複数のマスターからのリード要求を同時にさばくと共に、メモリリードアクセスの頻度が高いマスターに対してより効率的にデータを返す。
【解決手段】優先順位の高い１個の第１マスター及びこれより優先順位の低い少なくとも２個の第２マスターからのメモリリード要求を受けるアービターのアービトレーション結果に基づいてメモリにアクセスする装置において、前記メモリに対するブロックリード要求並びに前記第１マスターまたは前記第２マスターからのメモリリード要求がある場合に、第１優先順位に設定された前記第１マスターからのメモリリード要求、若しくは、この第１マスターがアクセスする前記メモリのバンクとは異なるバンク対して前記第２マスターからのメモリリード要求があるときに、前記第１マスターのメモリリード要求と同時に、この第１マスターがアクセスするバンクと同一バンクの別データにアクセス可能な、先行リード指令を発行する。 （もっと読む）

【課題】トランザクション・メモリ管理に組み込まれた競合調停のための同時トランザクションのソフトウェア優先順位付けに関する、方法、システム、およびコンピュータ・プログラム製品を提供する。
【解決手段】本発明の実施形態では、トランザクション・メモリ管理に組み込まれた競合調停に関する同時トランザクションのソフトウェア優先順位付けのための方法は、システム用の外部ソフトウェア・サポートにおける優先順位割り当て論理によって指定されたそれぞれの優先順位値に従って、トランザクション・メモリ管理用に構成された、トランザクション・メモリ・システム内の対応する異なるトランザクションについての異なる優先順位値を用いて、異なるハードウェア・レジスタを設定することを含むことができる。方法は、システムのトランザクション間での競合を検出することを含むこともできる。最後に方法は、システム用の外部ソフトウェア・サポートにおける優先順位割り当て論理によって指定された優先順位値に基づいて、システム内で競合調停を適用することを含むことができる。 （もっと読む）

【課題】プロセッサからのフェッチ要求に対応するフェッチ応答データを主記憶装置から取り出してプロセッサに送出する場合において、フェッチ応答データが到着してからプロセッサに向けて送出されるまでのレイテンシを短縮することを目的とする。
【解決手段】主記憶装置１４ａから取り出したフェッチ応答データを格納部１９をバイパスして受信し、当該受信したフェッチ応答データをセット可能な第１のポート１８と、フェッチ応答データを第１のポート１８にセットできない場合に、主記憶装置１４ａから取り出したフェッチ応答データを格納部１９を経由してセットする第２のポート２０と、第１のポート１８または第２のポート２０にセットされたフェッチ応答データに対して、予め規定された優先度に従ってプロセッサ１３に送出するプライオリティ制御を行なう送出制御部２２とをそなえている。 （もっと読む）

【課題】複数のマスタからのバスアクセスの順番を制御して、アクセスの効率を高めるとともに、優先度の高いマスタからの要求が後回しにされることによって、システム全体の処理に不具合が生じることを防止したバスシステムを提供する。
【解決手段】バスシステムＢＳ１は、Ｎ個のマスタＭＳからの情報を選択してＳＤＲＡＭコントローラＳＣに与えるマルチプレクサＭＵＸと、データ転送要求のあるマスタのうち１つを選択してバス権を与えるバス権調停部ＡＲ１を備えている。また、ｐｒｉ信号比較部ＰＣ１と、追い越し監視・記録部ＯＶ１と、バンクアドレス監視部ＢＡＭと、前回アクセスバンクアドレス保持部ＢＡＨと、優先順位設定レジスタＲＳ１、再追い越し禁止期間設定レジスタＲＳ２およびバンクアドレス位置指定レジスタＲＳ３を有するレジスタ部ＲＳＰとを備えている。 （もっと読む）

【課題】複数のバンクで構成されるメモリへのアクセスに対する複数マスタのアクセスを調停し、優先度の高いアクセスのレイテンシ増加を抑えつつ効率的な転送を行うことができるメモリアクセス装置を提供すること。
【解決手段】本発明のメモリアクセス装置は、マスタからメモリに対するアクセスコマンドを各バンクに対するアクセスコマンドであるマイクロコマンドに分割するコマンド分割部と、マスタ毎に存在するコマンド分割部により分割されたマイクロコマンドの中で同一バンクに対するマイクロコマンドのいずれか一つを選択するマスタ間調停部と、マスタ間調停部によりバンク毎に選択された複数のマイクロコマンドのいずれか一つを選択してメモリアクセスを行うメモリ制御部とを備え、ページミスヒットなどによる効率低下の少ないマイクロコマンドを選択してアクセスすることにより、効率的なアクセスを実現する。 （もっと読む）

多重ポート（１２０）メモリ装置（１００）内のメモリバンク（１１０）を構成要素間で共有するための方法およびシステムが提供される。多重ポートメモリ装置は、システムの構成要素が取り付けられる複数のポートと、ポートのそれぞれにより共有される多重ポートメモリ装置内の複数のメモリバンクとを含む。各メモリバンクの各ポートにはバンク可用性ピンが追加される。バンクが特定ポートに対して使用可能な場合にはバンク可用性ピンはシグナリングされ、バンクが使用不能な場合にはバンク可用性ピンはシグナリングされない。こうして、共有を支援する少量の追加ハードウェアのみで、多重ポートメモリ装置をいくつかの構成要素により同時に共有させることができる。また、メモリバンクをリフレッシュする方法が提供される。
（もっと読む）

【課題】マルチプロセッサシステムにおいてＣＰＵ間のリクエスト処理時間の偏りに伴う性能の低下を軽減する。
【解決手段】本発明のメモリアクセス制御装置１０は、複数のＣＰＵから受信したメモリリクエストを格納するリクエスト格納バッファ１１と、メモリリクエストを選択するためのリクエストセレクト信号を複数のＣＰＵの各々に対して生成するリクエスト選択回路１５と、複数のＣＰＵの間での優先順位を決定して優先順位信号を生成するＣＰＵ優先順位制御回路１７と、リクエストセレクト信号によって複数のＣＰＵの各々に対してリクエスト格納バッファに格納されたメモリリクエストを選択するＣＰＵセレクタ２１〜２４と、ＣＰＵセレクタによって選択されたメモリリクエストの中から優先順位信号によってメモリに出力するメモリリクエストを選択するメインセレクタ１８と、を有することを特徴とする。 （もっと読む）