【課題】画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置及びそのようなデータ転送制御方法を提供すること。
【解決手段】データ処理装置１００と大容量メモリ３００との間のデータ転送の中継をするデータ転送制御装置４００内にデータ記憶部４０２と、処理部４０３とを設ける。データ処理装置１００と大容量メモリ３００とのデータ転送の際に、必要に応じて処理部４０３内で所定の処理を実行する。 （もっと読む）

【課題】複数系統のデータ処理部と記憶装置との間のデータ転送を行なうに当たり、記憶容量の削減と回路規模の削減を両立できるようにする。
【解決手段】データ調停部１５２は、複数系統のデータ処理モジュール１１０と１つの外部メモリ５００との間のデータ転送を調停する。符号化部１７２は、データ処理モジュール１１０から転送されるデータを圧縮符号化して外部メモリ５００に供給する。復号化部１７６は、外部メモリ５００から読み出された圧縮符号化されたデータを伸長復号しデータ処理モジュール１１０に供給する。符号化部１７２と復号化部１７６は全系統に対して１組が設けられている。状態保持制御部１５４は、データ調停部１５２よるデータ転送系統の切替えに連動して、符号化部１７２や復号化部１７６の処理系統を時分割処理で切り替え、かつ、時分割処理のための処理中断時点のそれぞれの内部状態の情報を状態保持レジスタ１８２，１８６へ退避し復帰するように制御する。 （もっと読む）

【課題】限られたメモリリソースを用いてシステムパフォーマンスを最大にすることができるビデオ符号化・復号化装置を提供すること。
【解決手段】ビデオ符号化・復号化装置１００は、動き補償装置１０１のダイレクトメモリアクセス手段１６０が、補間手段１８０から補間完了を受け取った後にＤＭＡ要求を生成し、メモリアクセス調停手段１１０からＤＭＡ ＡＣＫを受け取った後、最大ＤＭＡバースト制約及びブロックバッファサイズ制約に従って複数個のＤＭＡ入力データを受け取り、復号化パラメータと演算処理レベルＬｃと最大ＤＭＡバースト制約とブロックバッファサイズ制約とに従って、参照ピクセルデータを可変サイズブロックバッファ１７０に格納するためのブロックメモリアドレスを生成する。 （もっと読む）

【課題】情報処理装置内のデータ転送やコピー処理を効率的に実行する構成を実現する。
【解決手段】情報処理装置内のシステムメモリのカーネル空間とユーザ空間の間のデータコピー処理や、デバイス間のデータ転送処理に際して、マルチプロセッサユニット内のサブプロセッサユニットに設けられたメモリフローコントローラ（ＭＦＣ）がＤＭＡによって外部から自己のローカルメモリにデータを転送し、さらに自己のローカルメモリから、外部のメモリまたはデバイスにデータをＤＭＡ転送することで、データ転送やコピーを行う。本構成により、メインプロセッサに対する負荷を発生させることのないデータ転送やコピー処理が実現される。 （もっと読む）

【課題】キャッシュ方式によって行っていたデータの先読みを、機能的なグループ単位での先読み方式とし、効率化、及びブート時間の短縮を図る。
【解決手段】起動時あるいは処理内容の変更時に、ＤＭＡ装置１０９によって、プロセッサ１０１を介さずに、外部メモリ１１３から、プロセッサ１０１に接続された内部メモリ１０５にデータを読み込むことによって、プロセッサ１０１が所望の処理を開始するプロセッサのブート方式において、データを格納するデータ分割格納手段と、必要とする外部メモリ１１３におけるデータのブロックのアドレスと、格納する内部メモリ１０５のアドレスの関係を記述した変換テーブル１０７によって、外部メモリ１１３から内部メモリ１０５への読み込み処理を行う変換テーブル手段と、から成るブート方式とする。 （もっと読む）

【課題】データの転送によるバスの帯域の圧迫を軽減することを課題とする。
【解決手段】記憶装置からデータを入力して、入力したデータを一時的に記憶するデータ記憶部と、取り込むデータを特定するアドレス情報を記憶しているアドレス情報記憶部と、読み込んだデータをデータ処理し、次に必要なデータのアドレス情報をアドレス記憶部に設定するデータ処理部とを有するデータ処理装置が、入力データが、バスを介してデータ記憶部に対して転送されているときに、バスの上を流れるデータを監視して、アドレス情報に相当するデータが流れると、このデータをデータ処理部に取り込む。 （もっと読む）

【課題】 バスのデータ幅を最大限に利用した効率的なＤＭＡ転送を行うことができるＤＭＡＣを提供する
【解決手段】 トランスファ制御部２８は、転送処理待ちデータの先頭のもののソースアドレスが８の倍数でない場合には、転送処理待ちデータの先頭のもののソースアドレスが８の倍数となるまで、８アドレス分のデータ単位よりも小さなデータ単位で転送処理待ちデータをソースからＡＨＢバス６０を介してＦＩＦＯ２１に転送し、転送処理待ちデータの先頭のもののソースアドレスが８の倍数となった場合には、ＦＩＦＯ２１がオーバフローしないことを条件に、可能な回数だけ、８アドレス分のデータ単位で転送処理待ちデータをソースからＡＨＢバス６０を介してＦＩＦＯ２１に転送する。 （もっと読む）

【課題】メインメモリに書き込まれたデータを逆方向に読み出すための読出ＤＭＡ処理部を備えたデータ転送装置において、回路規模の増大を抑制しつつ転送効率を向上させる。
【解決手段】メモリ制御部１２０に、ＦＩＦＯメモリ１２２とスワップ部１２１とを設け、メインメモリ８から読み出したバースト転送単位のデータを第１データサイズ毎にＦＩＦＯメモリ１２２への格納時の順序とは逆の順序で出力されるようにＦＩＦＯメモリ１２２に格納し、スワップ部１２１から第１データサイズ毎に順次出力されるデータをバースト転送単位毎に読出ＤＭＡ部１３０に出力する。また、読出ＤＭＡ部１３０に、メモリ制御部１２０から順次入力されるバースト転送単位毎のデータに含まれる各第２データサイズのデータを所定の第３データサイズ毎に区分し、区分した各第３データサイズのデータを入力された順とは逆順で第２データサイズ毎に出力するスワップ部１３３を設ける。 （もっと読む）

【課題】 通信装置と記憶装置との間のデータ転送処理の高速化及び低消費電力化をより効果的に図ることができるデータ転送制御装置及びＩＣカードを提供する。
【解決手段】 外部装置とデータ通信を行う通信装置４０、外部装置から受信した受信データ及び外部装置に送信する送信データを記憶可能な記憶装置３０、記憶装置３０及び通信装置４０を制御する演算処理装置１０を有するＩＣカード１に搭載され、データ転送処理を制御するデータ転送制御装置２０であって、通信装置４０から、少なくともエラー検出情報を含むステータス情報を取得するステータス情報取得手段２２と、データ転送処理の実行時に、ステータス情報取得手段２２が取得したステータス情報に基づいて、データ転送処理の実行可否を判定する判定手段２３と、判定手段２３によるデータ転送処理の実行可否判定結果に応じて、データ転送処理を実行するデータ転送処理実行手段２４と、を備える。 （もっと読む）

【課題】シリアル転送インターフェースのデータ転送性能を容易に向上させることができるバススイッチ，電子機器及びデータ転送方法を提供することを目的とする。
【解決手段】メモリ制御手段１０３と、複数の処理制御手段１０４，１０６との間に設けられたシリアル転送インターフェースのバススイッチ１０７であって、処理制御手段１０４，１０６との間で行うデータ送受信を制御する第一のデータ送受信手段２０２，２０３と、メモリ制御手段１０３との間で行うデータ送受信を制御する第二のデータ送受信手段２０１と、第一のデータ送受信手段２０２，２０３と第二のデータ送受信手段２０１との接続を切り替える切替手段とを有し、第一のデータ送受信手段２０２，２０３は、処理制御手段１０４，１０６からの１回の命令によりメモリ１０２との間で転送可能なデータ量以上の容量のバッファ２０４，２０５を有することにより上記課題を解決する。 （もっと読む）

【課題】並列にＤＭＡ処理を行え、かつ回路規模の増加を抑制できる情報処理装置を提供する。
【解決手段】本発明に係る情報処理装置は、ＣＰＵ１０２及びＣＰＵ１０３からの設定に応じてダイレクトメモリアクセスを行う情報処理装置１０１であって、ＣＰＵ１０２により第１データ転送動作が設定される設定レジスタ１１０と、ＣＰＵ１０３により第２データ転送動作が設定される設定レジスタ１１１と、第１データ転送動作及び第２データ転送動作を行うＤＭＡコントローラ１１２とを備え、ＤＭＡコントローラ１１２は、第１データ転送動作と第２データ転送動作とが競合した場合、第１データ転送動作と第２データ転送動作とを時分割に行う。 （もっと読む）

【課題】システムコールのオーバーヘッドを削減するとともにデータバスの帯域を十分生かすことにより、データの転送効率を向上することができるデータ転送装置等を提供する。
【解決手段】データ転送装置１は、ＣＰＵ１１と複数のテスタデバイス１２ａ〜１２ｎに設けられたＤＭＡコントローラ３１ａ〜３１ｎとを備える。ＣＰＵ１１ではソフトウェアによってシステム制御部２１及びデバイスドライバ部２２が実現されている。ここで、システム制御部２１はＤＭＡコントローラ３１ａ〜３１ｎに対するＤＭＡ転送コマンドを一まとめにしたＤＭＡ転送コマンド群を出力し、デバイスドライバ部２２はシステム制御部２１からのＤＭＡ転送コマンド群をデバイスノード２４で受信し、受信したＤＭＡ転送コマンド群に含まれるＤＭＡ転送コマンドを、その内容に従ってテスタデバイス１２ａ〜１２ｎの各々に振り分ける。 （もっと読む）

【課題】本発明は、データを圧縮して格納する場合のメモリ利用効率を向上させるデータ処理装置及びデータ処理方法に関する。
【解決手段】データ処理装置１は、メモリ１２上の画像データをバンド単位で圧縮器５で圧縮して、該圧縮後のデータを、メモリ１２のトグルバッファを介してハードディスク６に転送して保管する場合、圧縮前よりも圧縮後の方がそのデータ量が多くなって圧縮率が悪化していることをフル検知部９が検出すると、該バンドデータについては、該圧縮器５による圧縮前のバンドデータをハードディスク６に転送して保管する。したがって、圧縮器５の圧縮率が悪い場合にも、最悪、圧縮前のデータ量を維持することができ、ハードディスク６の利用効率を向上させることができる。 （もっと読む）

【課題】 主制御部のパフォーマンスの低下を防ぐとともに、バスの帯域を効率よく使用することができる画像処理装置を提供する。
【解決手段】 画像入力モジュール１２は、画像読取装置からメモリ１１へ、画像データをバンド毎に転送し、１バンド分の画像データを転送するたびに終了通知を出力する。この画像入力モジュール１２からの終了通知は、画像処理モジュール１３に与えられる。画像処理モジュール１３は、画像入力モジュール１２によって画像読取装置からメモリ１１へ転送された１バンド分の画像データを、画像入力モジュール１２からの終了通知に応答して処理する。しかも画像処理モジュール１３は、画像入力モジュール１２からの終了通知が与えられたとき、処理が不要なバンドについては処理の実行を拒否する。 （もっと読む）

【課題】 ＲａｐｉｄＩＯのような高速通信におけるスループットの低下を最小限に抑えることが可能な通信システムを提供する。
【解決手段】 送信側機器から受信側機器に送信するデータに少なくとも特有のヘッダ情報を入れ込む処理が必要な特定の通信プロトコルを用いる通信システムにおいて、送信側機器１は、送信するデータを保持する第１の保持手段（ＦＩＦＯ部１３）と、第１の保持手段からの読出しタイミングをＤＭＡにて制御する第１のＤＭＡ制御手段（ＤＭＡ制御部１７）とを備えている。受信側機器２は、受信したデータを保持する第２の保持手段（ＦＩＦＯ部２３）と、第２の保持手段への書込みタイミングをＤＭＡにて制御する第２のＤＭＡ制御手段（ＤＭＡ制御部２７）とを備えている。 （もっと読む）

【課題】プロセッサを介さずに複数のバスを介してメモリへデータ転送が行われる場合に、プロセッサがメモリから読み込むデータの、メモリへのデータ転送が終了していることを保証するデータ転送装置を提供する。
【解決手段】データ転送装置１は、プロセッサ１１と、主メモリ１３と、主メモリ１３と複数のバスを介して接続されたDMAC２２とを含む。DMAC２２は、主メモリ１３へ、プロセッサ１１を介さずにデータ転送を行い、主メモリ１３の終了ステータス記憶領域１３ｂにデータ転送処理の終了を示すフラグデータ１を書き込み、最後にプロセッサ１１に割り込み信号を出力する。割り込みハンドラ１１ａは、その割り込み信号に応じて、終了ステータス記憶領域１３ｂの参照を行って、フラグデータが書き込まれている場合は、主メモリ１３のデータを読み出し、かつ終了ステータス記憶領域１３ｂのフラグデータを消去する。 （もっと読む）

【課題】ＣＰＵ内のキャッシュメモリがより有効に利用される情報処理装置を、提供する。
【解決手段】ＲＡＭへのＤＭＡライトアクセスを各種ＤＭＡ回路が用いられている情報処理装置（プリンタ等）に、“各ＤＭＡ回路によってデータが書き込まれたＲＡＭのアドレスの最小値、最大値を、それぞれ、MINAddrレジスタ２３Ｌ，MAXAddrレジスタ２３Ｈに記憶する処理”を実行可能なレジスタ制御回路２２を備えたＲＡＭ制御回路２０を、搭載しておく。
（もっと読む）

【課題】データ転送装置と電子ビーム描画装置との間で制御データの処理順番を制御して、メモリサイズに依存しない高速の転送処理を実現させるデータ転送システムを提供することを課題とする。
【解決手段】データ生成端末１ａ〜１ｎで生成された分割データをホスト端末１によってランダムにデータ転送装置２ａ〜２ｃに送信し、パラメータリスト生成部２２によって分割データを転送する順番を制御するパラメータリストを生成し、汎用の高速データ転送バス２６を介して、ＤＭＡ転送された分割データを転送処理部２３が、上記パラメータリストに従って電子ビーム描画装置３に転送するデータ転送システムを提供する。 （もっと読む）

【課題】 データ転送及びデータ処理をスムースに行なうための予備動作を実現可能なデータ転送制御方法及びその装置とシステムを提供する。
【解決手段】 ＣＰＵを内蔵し、主メモリとデータ処理用の処理手段との間のデータ転送を制御するデータ転送制御装置で、主ＣＰＵからの処理手段でのデータ処理の指示を受けて、データ転送とデータ処理を制御するプログラムを主メモリからロードし、プログラムに従ってデータ転送記処理手段に指示し、データ処理を処理手段に指示し、処理手段からのデータ転送又はデータ処理の完了を通知する信号を受けて、次のデータ転送の準備を行なう。 （もっと読む）

【課題】データ転送数が様々に変化する場合にも、ソフトウェアへの負荷を少なくデータ転送を行えるデータ転送装置を提供する。
【解決手段】転送元デバイス（１１）は、転送先デバイス（１２）のメモリ（１３）へのデータ転送が終了する時に転送終了割込信号（ＳＩｅ）を転送先デバイス（１２）に対して出力する。転送先デバイス（１２）では、転送元デバイス（１１）からの転送終了割込信号（ＳＩｅ）を、バイスインターフェース（１２１）で転送先デバイス（１２）でのデータ転送遅延時間分（Ｄｅｌａｙ）遅延させた遅延転送終了割込信号（ＳＩｅｄ）をＣＰＵ（１２３）に出力する。 （もっと読む）