【課題】 無効となった転送要求をＤＭＡにより破棄することができなかった。
【解決手段】 キュー（３２１〜３２ｉ）は、識別子を用いてグループ化された複数の転送要求（ＤＳ１〜ＤＳｎ）を記憶し、リクエストチャネルを構成する。制御部（３３１〜３３ｉ、３４、３６、３７）は、グループ化された複数の転送要求に基づく転送処理に対応して設定された終了時間が経過した場合、キューの転送要求を消去する。 （もっと読む）

【課題】 ダイレクトメモリアクセスシステムにおいてＤＭＡデータ転送を行う際の不要な電力消費を抑えて消費電力を低減する。
【解決手段】 ＤＭＡコントローラ２に設定される情報からデータ転送長およびデータ転送対象を含む各種のＤＭＡデータ転送制御情報を取得し、このＤＭＡデータ転送制御情報に基づき当該ＤＭＡデータ転送に関与しない動作不要回路部を判定するＤＭＡ設定デコード部１７と、動作不要回路部に対するＤＭＡデータ転送開始時のクロック供給停止とＤＭＡデータ転送終了時のクロック供給再開を制御するＤＭＡ時クロック／リセット制御部１８とを備え、ＤＭＡ設定デコード部１７においてはＤＭＡデータ転送の開始を検知し、クロック供給停止においてはＤＭＡデータ転送制御情報に基づきクロック供給再開のタイミングを計算してクロック供給タイミングを制御する。 （もっと読む）

【課題】 主制御部の処理負荷を軽減することができ、主制御部のパフォーマンスの低下を防ぐことができるデータ処理装置を提供する。
【解決手段】 複数のＤＭＡ回路２４は、メモリ２３へのデータの書き込みおよびメモリからのデータの読み出しの少なくとも一方を行う。各ＤＭＡ回路２４に対して、セレクタ回路２５がそれぞれ設けられる。各セレクタ回路２５は、各ＤＭＡ回路２４をそれぞれ起動させる起動指令を出力する。各ＤＭＡ回路２４は、各セレクタ回路２５からの起動指令に応答して起動する。ＣＰＵ２２は、メモリ２３へのデータの書き込みおよびメモリからのデータの読み出しの開始指令を出力する。各ＤＭＡ回路２４は、前記書き込みおよび読み出しの少なくとも一方が終了すると、終了通知を出力する。各セレクタ回路２５は、ＣＰＵ２２からの開始指令または各ＤＭＡ回路２４からの終了通知に応答して起動指令を出力する。 （もっと読む）

【課題】汎用的なドライバを使用せずに、接続される外部機器に特化したドライバを自動的にメモリにロードし使用することで、処理速度を向上させ、ドライバのプログラムサイズの肥大化を防ぐことができる情報処理装置、外部機器、情報処理プログラム及び制御プログラムを提供する。
【解決手段】ＣＰＵ１１は、複数の外部機器と、その機器毎の専用のドライバとを対応させてＨＤ１３で管理し、複数の外部機器の少なくとも１つの装着を検出し、該検出された外部機器の専用のドライバをＨＤ１３から取得し、該取得されたドライバをメモリ１２にロードし、上記検出された外部機器を制御する。 （もっと読む）

【課題】固定長データフォーマットでデータを管理するキャッシュメモリに、所定のフィールドからなる可変長データフォーマットのデータを書込むデータ書込み方法を提供する。
【解決手段】可変長データフォーマットのレコードを受信するレコード受信工程と、受信したレコードのフィールドごとにフィールドチェックコードを生成するフィールドチェックコード生成工程と、受信したレコードについて固定長データの単位でブロックチェックコードを生成するブロックチェックコード生成工程と、受信したレコードを読出し、フィールドチェックコードとブロックチェックコードを用いて、フィールドチェックコードとブロックチェックコードをともに含む固定長データを組み立ててキャッシュメモリに転送して書込むデータ書込み工程とを含む。 （もっと読む）

本発明は、通常はシングルバッファとして動作し、必要に応じてダブルバッファ方式として動作し高速データ転送を実現可能なデータ転送装置を提供することを目的とする。データ転送装置は、第１の動作モードにおいて第１のバッファを中継して第１のデータ転送を実行する第１のチャネルユニットと、第１の動作モードにおいて第２のバッファを中継して第１のデータ転送とは異なる第２のデータ転送を実行する第２のチャネルユニットを含み、第２の動作モードにおいて少なくとも第１のバッファと第２のバッファを含む複数のバッファを順次選択し、転送元から読み出すデータを順次選択したバッファを中継して転送先に転送することで、転送元からのデータ読み出しと転送先へのデータ書き込みを並行して実行するよう構成される。
（もっと読む）

【課題】１または複数のＮＩＣポートによって送受信されるパケットを、ＰＣＩバス上で高速にかつ効率よくＤＭＡ転送を行なうバス転送装置を得ること。
【解決手段】ＤＭＡフレーマ１１２が、パケットバッファ１１３に一時保持されたパケットにこのパケットを扱うＮＩＣポート１２０〜１２ｎを識別するためのデータ長を含むフレーム情報を付加したＤＭＡフレームをＤＭＡ転送するとともに、ＰＣＩバス１０４を介してＤＭＡ転送されたＮＩＣポート１２０〜１２ｎへのパケットを含むＤＭＡフレームからパケットを抽出してＮＩＣポート１２０〜１２ｎに送信し、ＤＭＡ転送が終了した際に、割り込み要因提示装置１１４が、ＰＣＩバスインタフェース１１１がアサートにした割り込み信号の割り込み要因を提示する。 （もっと読む）

【課題】 従来の非リアルタイムＯＳにおける割り込み駆動型Ｉ／Ｏのデータ転送では、データ転送帯域が十分確保できない場合があり、データ転送レートの向上が図れなかった。
【解決手段】 Ｉ／Ｏ装置１からＩＲＱ信号（割り込み信号）が入力され、ＩＲＱ入力制御処理部２からＤＭＡ制御装置３へ直接出力されるＩＲＱ信号により、ＤＭＡ制御装置３が起動し、ＤＭＡ転送が行われる。これにより、従来の割り込みハンドラによるＤＭＡ起動よりも、高速にＤＭＡを起動することが可能となり、起動時間を短縮し、データ転送レートの向上が可能となる。 （もっと読む）

本発明の一実施の形態は、ダイレクトメモリアクセスアドレス変換におけるフォールトを処理する技法である。レジスタセットが、入出力（Ｉ／Ｏ）デバイスによって要求されたＩ／Ｏトランザクションにより引き起こされたフォールトのフォールト処理のためのグローバル制御情報又はグローバルステータス情報を記憶する。アドレス変換構造体が、ゲスト物理アドレスをホスト物理アドレスに変換する。ゲスト物理アドレスは、Ｉ／Ｏトランザクションに対応し、ドメインにマッピングされる。アドレス変換構造体は、少なくとも、ドメインに関連付けられるエントリー及びフォールト処理用のドメイン特有の制御情報を有する。 （もっと読む）

【課題】メモリ保護を実現でき、かつＤＭＡ転送を効率よく利用することが可能な情報処理装置を実現する。
【解決手段】Ｉ／Ｏデバイス１３５が接続されたＩ／Ｏコントローラ１３０は、ＤＭＡコントローラ（ＤＭＡＣ）１３３と、アクセスコントロールユニット（ＡＣＵ）１３２とを備えている。ＤＭＡＣ１３３は、ユーザプロセスによってコントロール／ステータスレジスタ１３４に設定されるデータ転送制御情報にしたがって、ＤＭＡ転送を実行する。ＡＣＵ１３２は、特権プロセスによってコントロール／ステータスレジスタ１３１に設定されるアクセス制御情報に基づいてＤＭＡＣ１３３によるＤＭＡ転送の実行を制限し、ユーザプロセスがアクセス可能なメモリ領域以外の他のメモリ領域がＤＭＡＣ１３３によってアクセスされることを禁止する。 （もっと読む）

【課題】 仮想メモリ方式を用いるオペレーティングシステム上で、連続した物理メモリ空間を確保し、高速なデータ転送技術を実現する。
【解決手段】 物理メモリ空間１５の中に、オペレーティングシステムの仮想メモリ空間に用いる最大連続アドレス空間よりも大きな連続したアドレス空間を割り当てして参照メモリ空間を構成し、デバイスドライバ１１により、それに対して入出力バスで接続されたデバイスからＤＭＡ転送によりデータを転送する。さらに該参照メモリ空間をメモリマッピングしてオペレーティングシステム上で実行されるアプリケーション１６から参照可能にする。 （もっと読む）

【課題】 記憶装置に記憶された画像データのデータ量を不足させることないように、転送されるデータのデータ転送レートを適切に変更し、転送処理に係る負荷を最小限に抑えることができるデータ提供装置、データ提供装置の制御プログラム、データ提供装置の制御プログラムが記録された記録媒体を提供することにある。
【解決手段】 本発明の印刷制御装置２４は、印刷処理装置５９の露光開始を示す垂直同期信号を検出するＶＳＹＮＣ検出部５８と、このＶＳＹＮＣ検出部５８で検出された垂直同期信号の入力回数に基づき、画像メモリ２３からビデオコントローラ５５が備えるバッファ５４に画像データを転送するＤＭＡＣ５３に転送サイズの変更を指示する転送サイズ変更指示部５７を備えている。 （もっと読む）

カードがホストシステムに挿入されているが、データがホストシステムを通過する必要がないときに、入出力モジュールを介して直接メモリアクセス（ＤＭＡ）形転送で大容量記憶メモリとのデータ転送を直接行うことができるように、不揮発性大容量記憶メモリを有するメモリモジュールと別の入出力モジュールとの両方を有する取り外し可能な電子回路カードを提供する。ひとたびホストがＤＭＡコマンドを与えると、カードとのこのような直接のデータ転送の間、ホストの給電と、場合によってはクロック信号およびその他の同様の支援を除けば、データ転送はホストシステムとは関係なく達成される。転送されるデータを、無線手段または電気的接続手段を介して入出力モジュールと外部装置との間で伝達することができる。
（もっと読む）

【課題】 転送速度の異なる複数のクライアントからのデータを効率的に取得することができるデータ転送制御装置を提供する。
【解決手段】 複数のＤＭＡ５１〜５５のデータ転送要求を受け付けて、当該ＤＭＡのデータを転送先に転送制御する要求先パス制御部７２と、優先順位の高い第１グループのクライアントのデータ転送回数又はデータ転送量が、所定回数又は所定量となると、第１グループのクライアントからのデータ転送要求をマスクし、優先順位の低い第２グループのクライアントからのデータ転送要求を要求先パス制御部７２に出力するタイミングコントローラ７１とを有している。従って、転送速度の異なる複数のクライアントからのデータを効率的に取得することができる。 （もっと読む）

【課題】本発明は、ＣＰＵを介さずに転送回数設定を行うことにより、ＣＰＵへの負担を減らし、ＤＭＡ転送開始までの時間の短縮化を図ること。
【解決手段】本発明のＤＭＡ転送装置は、ＤＭＡ転送回数レジスタ１３１を内部に備え、バス１４０を介して接続されるＦＩＦＯ１２０から転送回数データを読み出してＤＭＡ転送回数レジスタ１３１に格納し、ＤＭＡ転送回数レジスタ１３１に格納された転送回数のデータの示す転送回数が０になるまで、ＦＩＦＯ１２０からのデータ転送を行い、転送回数を、ＦＩＦＯ１２０からのデータ転送を行う毎に１ずつ減らす。この発明によれば、ＤＭＡ転送開始前にＤＭＡに転送回数データを読み込むことができ、ＤＭＡ転送開始に当たりＣＰＵに処理を返す必要がなくなるので、従来のＤＭＡに比べ、転送開始までのサイクルが短くでき、ＣＰＵの負荷を軽減できる。 （もっと読む）

【課題】 逆方向特殊再生等を効率良く実現できるデータ転送制御装置等の提供。
【解決手段】 データ転送制御装置は、第１のメモリＳＤＲＡＭにストリームパケットを書き込む第１のメモリアクセスコントローラＤＭＡＣ１と、ＳＤＲＡＭに書き込まれたストリームパケットの中から特定種類のピクチャを含むパケットを抽出して読み出し、第２のメモリＳＲＡＭに書き込む第２のメモリアクセスコントローラＤＭＡＣ２と、ＳＲＡＭに書き込まれたパケットにヘッダを付加して、バスを介して転送する制御を行う転送コントローラ４０を含む。ＤＭＡＣ２は、ストリームパケットの逆方向特殊再生時において、ＳＤＲＡＭに格納されている特定種類のピクチャを含むパケットのうち、逆方向特殊再生時刻が早いパケットについてはＳＲＡＭの下位アドレスの領域に書き込み、逆方向特殊再生時刻が遅いパケットについてはＳＲＡＭの上位アドレスの領域に書き込む。 （もっと読む）

【課題】 消費電力を抑制することができると共に低コスト化することのできる半導体集積回路及び撮像装置を得る。
【解決手段】 ＬＳＩ３０に、２つの内部バス３２Ａ、３２Ｂと、各々予め定められた機能を実現する複数の機能ブロック（デジタル信号処理回路３０Ａ、ＣＰＵ３０Ｂ、圧縮・伸張処理回路３０Ｃ、・・・）とを備え、前記複数の機能ブロックを各々前記２つ内部バス３２Ａ、３２Ｂに電気的に接続すると共に、内部バス３２Ｂのビット幅を内部バス３２Ａより小さなものとする。 （もっと読む）

【課題】メモリを占有することなくデータ転送に要する時間を短縮し、さらにLSIなどへの適用時におけるレイアウト上の面積を最小限にする、DMA転送を用いたコンピュータシステムを提供。
【解決手段】コンピュータシステム10は、バス16を介して接続される中央処理装置12および主記憶装置14を有し、送受信データを記憶する主記憶装置14に対して、外部装置20と送受信データ転送を行うI/Oモジュール18を直接的に接続することにより、主記憶装置14のメモリマクロ22にアクセス可能な最小単位のサイクルでデータ転送を行うことができ、バスを介したDMA転送より高速なデータ転送を実現することができる。 （もっと読む）

【課題】 圧縮伸張器への画像データ転送のための前処理を簡易又は不要にし、圧縮伸張器が伸張したデータからの元の画像データの復元を簡易にする。
【解決手段】 ＤＭＡＣ１２４から圧縮伸張器１２３に、またその逆に転送される画像データの転送データ量をカウントする第１，第２カウンタ２９，３０；第２カウンタのカウント量が圧縮伸張器が使用するラインメモリ容量Ｎ対応値ＸＷＩＤＴＨに達する度に再度第２カウントを開始する制御手段３６−３８，２８，３２；第１カウンタ２９のカウント量がＤＭＡＣの転送ライン長Ｍ対応値ＩＷＩＤＴＨに達してから第２カウントがＸＷＩＤＴＨに達するまで、ＤＭＡＣから圧縮伸張器にダミーを送信する付加手段３１，３２，３６，３９−４４，２３；および、圧縮伸張器からＤＭＡＣに伸張戻し送信される伸張ダミーを削除する削除手段４６−５３；を備える。 （もっと読む）

【課題】 システムのスループットを低減させることなくデータ転送を効率よく行わせ、かつＣＰＵ及びＤＭＡ制御部による外部メモリへのアクセス競合を確実に調停する。
【解決手段】 外部メモリ１０９との間のデータ転送をＣＰＵ１０２の動作と独立して行うＤＭＡ制御部１０６及び外部バスインタフェースユニット１０７を内蔵するコンピュータシステムシにおいて、ＤＭＡ制御部１０６の制御による外部メモリ１０９とのデータ転送をＤＭＡ制御部１０６と外部バスインタフェースユニット１０７との間に設けたローカルバス１１０を通して行い、ＣＰＵの制御下での外部メモリとのデータ転送及びＤＭＡ制御部の制御下での外部メモリとのデータ転送に対する優先順位を外部バスインタフェースユニットに設けた転送順位設定手段１１１により設定する構成にした。 （もっと読む）