【課題】飛び飛びのメモリ領域の管理と、該メモリ領域とハードディスク装置との間での画像データのＤＭＡ転送を効率良く行なうことのできる画像処理装置を提供する。
【解決手段】システム画像処理部１６はＣＣＤ１７で読み取った１ページの画像データを複数ブロックに分割して圧縮し、プロセッサ１２は圧縮された画像データ用に複数のメモリ領域をシステムメモリ１５から確保しその先頭アドレスやサイズを示すメモリ管理テーブル４０をＤＭＡコントローラ２４ａが参照するディスクリプタテーブルと同一のデータ構造で作成する。システム制御部１１は、分割され圧縮された各ブロックの画像データをメモリ管理テーブルを参照して複数のメモリ領域に分けて格納し、ＤＭＡコントローラ２４ａはこれらのメモリ領域に格納された画像データを、メモリ管理テーブルをディスクリプタテーブルに使用してＨＤＤ２４に保存する。 （もっと読む）

【課題】データ処理装置とメモリとの間でのデータの転送を、１つの処理機能に対して複数のDMACを使用して制御する場合にも、各DMACの起動、中断を高速に制御する。
【解決手段】DMA起動制御回路１８は、本発明により設けられたハードウェアによる回路であり、データ処理モードがモード設定レジスタ１９に設定されると、複数の＃１DMA１２〜＃３DMA１４の各DMACのどのDMACを使用し、どのような順序で起動するか、どのような順序で終了させていけばよいかを、一意に決定し自動的にDMACの起動を管理する。また、DMA起動制御回路１８は、各＃１DMA１２〜＃３DMA１４がデータ処理回路１１との間で画像データの転送を行っている状態か否かを示す状態信号Ａ１〜Ａ３をモニターしており、この状態信号に基づいて、データ処理モード毎に＃１DMA１２〜＃３DMA１４の各DMACの起動を管理する。 （もっと読む）

【課題】この発明は、簡易な構成でシステム内における一部分のＤＭＡ転送速度を容易に向上させることを可能とした情報転送装置及び情報転送方法を提供することを目的としている。
【解決手段】メモリ部（３１）と入出力デバイス（３２）との間で汎用バス（３４）を介して情報のＤＭＡ転送を行なう第１の転送経路を形成するための第１のポート（３３ｅ）と、メモリ部（３１）と入出力デバイス（３２）との間で汎用バス（３４）を介さずに直接情報のＤＭＡ転送を行なう第２の転送経路を形成するための第２のポート（３３ｄ）と、外部からの制御に基づいて、第１の転送経路と第２の転送経路とを選択する選択手段（３３ａ２）とを備える。 （もっと読む）

【課題】他のチャネルのデータ送信に影響を与えることなく、データ送信の停止、回路の初期化を可能とするデータ転送装置を提供する。
【解決手段】 転送停止モニタ回路１４Ｐは、データ転送の転送要求をバスインタフェース１６に対してデータ転送単位で発行する。また、転送停止モニタ回路１４Ｐは、データ転送の停止指令を受け取る。さらに、転送停止モニタ回路１４Ｐは、上記停止指令を受けている間、すでに発行した転送要求があれば、当該転送要求に対応するデータ転送単位でのデータ転送を実行した後に、データ転送を停止する。 （もっと読む）

【課題】
物理Ｉ／Ｏアダプタによるアクセスを受ける物理ページ間でのデータのマイグレーションを可能にするために物理Ｉ／Ｏアダプタにおける選択されたＤＭＡオペレーションを一時的に停止させるための機構を提供する。
【解決手段】
システム・メモリにおける物理ページへのＤＭＡを求める要求をＩ／Ｏアダプタから受け取るとき、その物理ページを指す変換制御エントリ（ＴＣＥ）におけるマイグレーション進行状況表示（ＭＩＰ）ビットが検査される。ＭＩＰビットは、ＴＣＥにおいて参照される物理ページに関する、システム・メモリ内の他のロケーションへのマイグレーションが現在進行中であるかどうかを表す。物理ページのマイグレーションが進行中であるということをＭＩＰビットが表す場合、Ｉ／ＯアダプタからのＤＭＡは一時的に停止されるが、他のＩ／Ｏアダプタからシステム・メモリ内の他の物理ページへの他のＤＭＡオペレーションは継続することを許される。 （もっと読む）

【課題】ハードウェアの規模をあまり増大させずに、ＤＭＡエンジン数や転送データ数を増加することが可能なＤＭＡデータ転送装置を提供する。
【解決手段】ＤＭＡデータ転送装置は、メモリ１３又は３０と、通信コントローラ１５と、各々がメモリ１３又は３０から通信コントローラ１５へのＤＭＡによるデータ転送を行う複数のＤＭＡエンジン１２０を備えるＤＭＡコントローラ１２と、ＤＭＡ制御部１１とを備える。ＤＭＡ制御部１１は、ＤＭＡエンジン１２０が転送可能なサイズになるように転送データの分割サイズを決定し、ＤＭＡコントローラ１２にＤＭＡによるデータ転送の指示を出し、ＤＭＡによるデータ転送を制御する。ＤＭＡ制御部１１は、データ転送の終了を判断するための判断情報を、通信コントローラ１５に送る。通信コントローラ１５は、ＤＭＡ制御部１１から送られた判断情報に基づいて、データ転送の終了判定を行う。 （もっと読む）

【課題】ＣＰＵにおける処理効率の低下を低減すると共に、データ転送の効率を向上させることができる通信装置を提供する。
【解決手段】受信時に、通信コントローラ２が受信データをメモリ７に記憶保持させているときに、ＣＰＵ３は通信コントローラ２により既に受信されてメモリ７に記憶保持されたデータに所定処理を施し、ＤＭＡコントローラ１０はバス５がメモリ７のポートＢ及びメモリ８に接続された状態として、該所定処理が施されたデータをメモリ７からメモリ８にバス５を介して転送する。送信時に、ＤＭＡコントローラ１０がメモリ８に記憶保持されたデータをメモリ７にバス６を介して転送し、ＣＰＵ３がメモリ７に記憶保持された転送されたデータに所定処理を施しているときに、通信コントローラ２はメモリ７に記憶保持された該所定処理が既に施されたデータを送信する。 （もっと読む）

【課題】バースト転送時の受信側バッファメモリの利用効率を高めると共に、バースト転送時の受信データ消失の可能性を送信元の機器の種類に依存せず排除することができる、データ転送装置を提供する。
【解決手段】本発明に係るデータ転送装置は、バースト転送を行うデータ転送装置において、送信元機器から送信されてくるデータを一時的に記憶するバッファメモリと、送信元機器との間のデータ転送を制御する制御部と、を備え、制御部は、バッファメモリの空き容量が所定の閾値以下となった場合には、送信元機器に対して、データの送信を停止するための停止要求を出力する、ことを特徴とする。 （もっと読む）

【課題】不必要なバスの占有を省いて、各処理部間でデータ長に応じて柔軟に効率的なＤＭＡ転送を行い、また、秘匿処理等をドライバソフトウェアを介さずに実現できることにより、プロセッサに負荷を与えることなく、通信装置全体の処理性能向上が図れるようにする。
【解決手段】ベースバンド部１１又はプロセッサからＤＭＡ転送コントローラ１４へ受信又は送信データのデータ長を通知する。通知されたデータ長に基づいて、転送効率化のためのＤＭＡ転送フォーマットをＤＭＡ転送コントローラ１４で生成し、ベースバンド部１１とデータ処理部１２との間、及びデータ処理部１２とデータ格納部１３との間で、このＤＭＡ転送フォーマットに従ったＤＭＡ転送を行う。 （もっと読む）

【課題】 プログラムコードの肥大化をなくし、データ処理を高速化することができる半導体集積回路装置を提供する。
【解決手段】 外部メモリ５０からデータを読み出し、データを内蔵メモリ２０に転送する転送制御部３２と、外部メモリ５０から内蔵メモリ２０へのデータ転送の設定情報を記憶する設定レジスタ３４と、転送制御部３２での転送状態と設定レジスタ３４に記憶される設定情報を元にストール信号を出力するストール判定部３６を有するＤＭＡＣ３０と、ストール判定部３６から出力されたストール信号を入力し、ストール信号に応じてストールする機能と、内蔵メモリ２０に転送されたデータのデータ処理を行う機能を有するプロセッサコア１０を備えることを特徴としている。 （もっと読む）

【課題】ＤＭＡ転送ブロックによって制御されるＦＩＦＯ内蔵ブロックとのＤＭＡ転送において、高速なバースト転送を用いた効率的なデータ転送を実現する。
【解決手段】ＤＭＡ転送装置１０１に、バースト転送可能なＤＭＡバスにバスマスターとして接続され、コマンドを送った後にアドレスをインクリメントしながらデータを一定回数連続して送るバーストアクセスを発生させバースト転送を制御する機能を有するＤＭＡ制御ブロック１０２と、ＤＭＡバスのスレーブとして接続され、連続したアドレス空間にアドレスがマッピングされたＦＩＦＯを有するＦＩＦＯ内蔵ブロック１０３とを備える。ＤＭＡ制御ブロック１０２の制御レジスタ群のアドレッシングモード設定レジスタにはＦＩＦＯ転送専用のパラメータを設定可能にし、連続的にアドレス空間がマップされたＦＩＦＯとのバースト転送を制御する。 （もっと読む）

【課題】同時出力される画像サイズが異なる２つの画像データのＤＭＡリクエストを制御してデータ転送の速度を向上させる画像データ転送制御装置を提供する。
【解決手段】画素数変換部１４は、画像処理部１３でデータ変換や色処理された画像データに対して画素数の変換を行って画像の拡大、縮小を行い、縮小画像を含む２種類の画像データの同時出力を行うことができる。第２及び第３の画像転送部１５、１６は、画素数変換部１４から同時出力された画像データをバッファリングし、バッファリングの状態に応じてDREQを転送制御部１７に送出する。転送制御部１７は、第２及び第３の画像転送部１５、１６からのDREQを制御して、DMAC１０に対してDREQを出力する。DMAC１０は転送制御部１７から出力されたDREQに基づいて第２及び第３の画像転送部１５、１６にバッファリングされている画像データをSDRAMに転送する。 （もっと読む）

【課題】ＤＭＡ回路内蔵集積回路を備える電子機器のコントローラにおいて消費電力の一層の低減を実現する。
【解決手段】入力したクロックに基づいて動作を行なう集積回路であって、複数のＤＭＡ回路と、それぞれのＤＭＡ回路に対応した第１のレジスタと、前記第１のレジスタに所定の値が設定されている場合に、対応するＤＭＡ回路へのクロック供給を停止する制御手段とを備えることを特徴とする集積回路。 （もっと読む）

【課題】レジスタ等による停止命令によってデータ転送を停止させたときに、処理単位データの最後までを確実に転送し、ノイズなどの出力を防ぐ。
【解決手段】メモリ（１２）に対して、デコード処理単位データを書き込むデータ書き込み処理部（１５１）と、前記デコード処理単位データに対応させて、デコード処理単位データの先頭アドレス、サイズ、及び書き込んだ状態を示すフラグを含むディスクリプタを書き込むディスクリプタ書き込み処理部（１５２）と、読出し指令を受けて、書き込み状態を示すフラグに対応したデコード処理単位データを読出し、前記フラグを読出し済み状態に書き換えるアクセス制御回路（１３）と、読み出されたデコード処理単位データをデコードするデコーダを有する。 （もっと読む）

【課題】ＤＭＡ転送時、ＣＰＵへの割り込みが発生することにより、メインプロセッサは割り込みに応じた処理を行わなければならない。
【解決手段】ＤＭＡコントローラ４８は、情報処理システム１００上でのＤＭＡ転送を制御する。入出力デバイス２０、３０は、ＤＭＡ転送の転送元または転送先となりＤＭＡ転送の実行を要求する。ＤＭＡＣ起動処理装置７０は、イベント監視部６０と、イベントレジスタ７２を有する。イベントレジスタ７２には、監視対象のイベントが登録される。イベント監視部６０は、入出力デバイス２０、３０において発生するイベントを検出し、検出したイベントとイベントレジスタ７２に登録されたイベントとが一致するか否かを判定する。イベントが一致すると判定されたとき、イベント監視部６０は、ＤＭＡコントローラ４８を起動する。 （もっと読む）

【課題】データのパレット変換と透過処理による処理時間を高速化するデータ転送装置、表示装置、およびデータ転送方法を提供する。
【解決手段】基準データ記憶部２０３は、所定のアドレス空間に格納された画像データに対して他の表示データと同一の表示位置への表示指示を取得した場合に、表示データに上書きし画像データを表示させるか否かを判断するための基準データを記憶し、データ変換部２０２は、画像データを表示用画像データに変換し、透過判定部２０４は、表示用画像データの画素値と、基準データの画素値とが一致するか否かを判定し、データ転送部２０１は、表示用画像データの画素値と基準データの画素値とが一致すると判断された場合に、表示用画像データを表示用アドレス空間に転送する。 （もっと読む）

【課題】 画像データを転送するためのデータ転送用の専用バス、及びＣＰＵ（プロセッサ）がメモリアクセスを行なう専用バスの両方の信号線が必要となる。
【解決手段】 ＣＰＵ２はＣＰＵバス１２を介して、ＤＭＡＣ３はＤＭＡバス１３を介してローカルバスコントローラ５と接続し、ローカルバスコントローラ５は、外部のローカルバス１１と接続され、ローカルバス１１に外部Ｉ／Ｆコントローラ８、コードＲＯＭ９、フォントＲＯＭ１０が接続されて、外部Ｉ／Ｆからのデータ転送を行うバスとＣＰＵが使用するコードＲＯＭ９が接続されるバスとしてローカルバス１１を共用する。 （もっと読む）

【課題】 セキュリティが強化されたデータ転送システムを提供する。
【解決手段】 第１プログラムに従って演算処理可能な第１データ処理部（１０１）と、第２プログラムに従って演算処理可能な第２データ処理部（１０５）と、上記第１データ処理部によってアクセス可能な第１メモリ（１０４）と、上記第２データ処理部によってアクセス可能な第２メモリ（１０６）と、上記第１メモリから上記第２データ処理部へのＤＭＡ転送を可能とするＤＭＡコントローラ（３０１）とを設ける。そして、上記第１メモリには、上記第１プログラムが上記第１データ処理部で実行可能な状態で格納されるとともに、上記第２プログラムが暗号化された状態で格納される。上記ＤＭＡ転送によって上記第２メモリにおける上記第２プログラムの書き換えが可能とされる。上記第１メモリ内の上記第２プログラムが暗号化されることで、セキュリティの強化が図られる。 （もっと読む）

【課題】 外部メモリへの効率的なアクセスが可能なマルチプロセッサを提供することである。
【解決手段】 ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。従って、離散したアドレスにランダムにデータアクセスを行う場合などは直接外部メモリインタフェース３に外部バスアクセス要求を発行し、データのブロック転送や仮想記憶管理機構が要求するページスワップなどを行う場合にはＤＭＡＣ４にＤＭＡ転送要求を発行することで、外部メモリ５０への効率的なアクセスが可能となる。 （もっと読む）

【課題】 ＤＭＡにおいて、アドレスを指定するための処理に起因して、高速なデータ転送の実現に足かせとなることがある。
【解決手段】 メモリ制御装置１０は、バースト転送機能を有するＳＤＲＡＭ２４とバッファレジスタ１８または光ディスク２２との間におけるデータの転送を制御する。ＤＭＡコントローラ１４は、ＣＰＵ１２からの指示によりＳＤＲＡＭ２４を制御する。ＳＤＲＡＭ２４は、１回のバースト転送の対象となるデータの転送単位の数に対応したアドレス数で構成されたセグメントに区切られている。シーケンサ１６は、バースト転送によってＳＤＲＡＭ２４にデータを書き込むと、そのデータが第１のセグメントと第２のセグメントにまたがって書き込まれることとなる場合、第２のセグメントに書き込まれるべきデータの書込を禁止する制御を行う。 （もっと読む）