【課題】複数のチャネルアダプタにおけるスループットの均一化を図ること。
【解決手段】ＤＭＡ制御部４３は、キャッシュメモリ６０に記憶されたデータのリード要求を発行し、ブリッジチップ４４からキャッシュコントローラ７０へ送信する。状態情報通知部４７は、応答時間監視部４５において監視される応答時間が所定時間を超過すると、スループット計測部４６からスループットの計測値を取得し、応答時間遅延の情報およびバスの状態情報をキャッシュコントローラ７０へ通知する。抑制指示カウント部４８は、キャッシュコントローラ７０からリード要求の抑制指示が出された回数をカウントし、抑制指示回数を抑制制御部４９へ通知する。抑制制御部４９は、抑制指示カウント部４８から抑制指示回数が通知されると、抑制指示回数に応じた待機時間をＤＭＡ制御部４３へ指示してリード要求発行の抑制制御を行う。 （もっと読む）

【課題】効率良くＤＭＡ転送を行い、特定のモジュールによりデータバスが占有され続けることによって生じる不整合を回避する。
【解決手段】各ＤＭＡモジュール１２−０〜１２−ｎのいずれかによるＤＭＡ転送完了後に次のＤＭＡ要求が行われるまでの間隔を示すＤＭＡインターバルの期間値が、各ＤＭＡモジュール内のレジスタ１２−０ａ〜１２−ｎａに設定されている。各ＤＭＡモジュール１２−０〜１２−ｎのうちの複数からのＤＭＡ要求が競合した場合に、ＤＭＡバス調停回路１４によって、優先順位が高い例えばＤＭＡモジュール１２−１からのＤＭＡ要求に対してＤＭＡ転送許可が与えられ、そのＤＭＡ転送の完了後、ＤＭＡモジュール１２−１からの次のＤＭＡ要求の発生が、ＤＭＡ転送が完了したＤＭＡモジュール１２−１以外の他のＤＭＡモジュール１２−０、１２−２および１２−３からのＤＭＡ要求が全てなくなるまで抑制される。 （もっと読む）

【課題】プロセッサの処理負荷を軽減するとともにデータ転送以外の処理によるバスの占有率を減少させ、迅速にデータ転送を実行すること。
【解決手段】リクエスト受付部４２３ａは、複数のＤＭＡ回路４２１それぞれから送信される転送実行のリクエストを受け付ける。転送可能フラグ４２３ｂは、複数のＤＭＡ回路４２１それぞれに対応するフラグを備えており、転送実行のリクエストを送信したＤＭＡ回路４２１に対応するフラグをセットする。通知データ生成部４２３ｃは、転送可能フラグ４２３ｂを常時監視しており、いずれかのＤＭＡ回路４２１に対応するフラグがセットされると、転送可能ＤＭＡ情報およびすべてのＤＭＡ回路４２１の状態情報をＣＰＵ４３へ通知するための通知データを生成する。状態情報収集部４２３ｄは、すべてのＤＭＡ回路４２１から状態情報を収集する。 （もっと読む）

データ転送のためのシステムは、患者データシステムのサーバ（２０２）と補助サーバ（２１６）とを含み、補助サーバは、少なくとも一つの受け入れられた利用可能な機器識別子に関するインストールデータを有する。補助サーバ（２１６）は、検査機器（３０２）を決定する検査識別子を受信し、検査機器（３０２）の識別子に関するインストールデータを、患者データシステムのサーバ（２０２）に伝送する。患者データシステムのサーバ（２０２）は、データ転送のために、患者データシステムのサーバ（２０２）に、インストールデータに基づき、検査機器（３０２）を決定する識別子を自動的にインストールする。識別子をインストールした後、検査機器（３０２）と患者データシステムのサーバと（２０２）の間でデータを転送する。
（もっと読む）

【課題】ＤＭＡ転送が競合した場合でも効率良くバスのデータ転送をする。
【解決手段】データのＤＭＡ転送を制御するＤＭＡＣ１１３を含む複数のＤＭＡＣ内蔵デバイスにこれらＤＭＡＣ内蔵デバイス間を接続するデータバス１３０を使用させるための制御を行うバス制御装置１００であって、ＤＭＡＣ内蔵デバイスは、ＤＭＡＣの動作を制御するＤＭＡＣ制御部１１４を備え、第１のＤＭＡＣ内蔵デバイス１１０をデータバスのバスマスタとして第１のＤＭＡ転送を実行中に、第１のＤＭＡＣ１１３の使用による後続の第２のＤＭＡ転送が要求された場合に、所定の条件に応じて、第１のＤＭＡＣ制御部１１４から第２のＤＭＡＣ制御部１２４に、第１のＤＭＡ転送の未転送データの転送を完了させるための設定情報を送信してから、第２のＤＭＡ転送を第１のＤＭＡＣで実行させる。 （もっと読む）

【課題】スクランブルがかけられたインタリーブデータについて、デスクランブルおよびインタリーブ解除を行い、転送するデータ転送装置を提供する。
【解決手段】インタリーブメモリ１３はインタリーブデータをデスクランブル単位で格納する。ＤＭＡ装置２ １５はインタリーブメモリ１３に格納されたインタリーブデータについて、各バイトの格納位置を示すデータ位置情報を出力する。デスクランブル装置２０はインタリーブメモリ１３から列毎にｎ（ｎは正の整数）バイトずつ読み出されたデータＤＩＮを入力とし、ＤＭＡ装置２ １５から出力されたデータ位置情報Ｓ２を基にして、デスクランブルを行う。 （もっと読む）

【課題】ＤＭＡ転送システム、ＤＭＡコントローラ及びＤＭＡ転送方法に関し、ＤＭＡ転送に使用されるデータ伝送路の伝送効率を向上させる。
【解決手段】ＤＭＡ転送を行う各装置Ａ，Ｂ，・・・Ｎ内に、ライト転送のＤＭＡコマンドを実行するＤＭＡコントローラＤＭＡａ，ｂ，・・・ｎを設け、該ＤＭＡコントローラＤＭＡａ，ｂ，・・・ｎは、各装置からのＤＭＡコマンド登録用レジスタを備え、該レジスタには、転送ワード数、転送データの送信元アドレス及び送信先アドレスを登録する。ＤＭＡコントローラＤＭＡａ，ｂ，・・・ｎは、リード転送のＤＭＡコマンドに対して、該リード転送のデータの送信元の装置内のＤＭＡコントローラに、該リード転送のＤＭＡコマンドを送信し、他装置のＤＭＡコントローラから受信されたリード転送のＤＭＡコマンドを、該ＤＭＡコマンド元の装置へのライト転送のＤＭＡコマンドに変換してＤＭＡ転送を行う。 （もっと読む）

【課題】ダイレクトメモリアクセスによりデータを転送するＤＭＡチップがデータを分割して転送する場合、ＤＭＡチップにおいて異常が発生したか否かを監視すること。
【解決手段】転送指示保持部４２３は、ＤＭＡ回路４２１が転送するデータのアドレスおよびデータ長を指示する。期待値テーブル４２４は、転送指示保持部４２３の転送指示を参照して、転送されるデータのアドレスおよびデータ長の期待値を保持する。転送監視部４２５は、バス４７におけるデータのデータ長およびタグ情報を取得する。テーブル更新部４２６は、転送監視部４２５から通知されたデータ長およびタグ情報に基づいて、期待値テーブル４２４の開始アドレスおよびデータ長を更新する。判定部４２７は、データ転送後のＤＭＡ回路４２１に対応する開始アドレスが終了アドレスと一致しており、かつ、データ長が０となっているか否かを判定する。 （もっと読む）

【課題】ＤＭＡコントローラを利用したデータ転送を効率よく制御できるようにし、また、データ転送全体を制御するＣＰＵの制御プログラムを簡潔に記述できるようにする。
【解決手段】ＤＭＡコントローラ(DMAC)２００は、データ転送の転送設定値（デスクリプタ）を順次レジスタ(REG)２０１に読み込み、読み込んだ転送設定値に基づきＤＭＡ転送処理を行なう。DMAC２００は、転送設定値として、ＤＭＡ転送を行なわないことを指定するＮＯＰ指定を受け付けるよう構成する。REG２０１に読み込んだ転送設定値でＮＯＰ指定が行なわれている場合、ＮＯＰ割り込み信号を発生して当該のＤＭＡ転送を行なわずに転送処理を終了する。ＣＰＵ側では、転送長が短かすぎるなど、あらかじめ判明している転送個所に対してＮＯＰ指定を含む転送設定値を用意することができ、ＮＯＰ割り込みに応じＣＰＵ側の転送処理を実行できる。 （もっと読む）

【課題】プログラムの複雑化又はハードウェア（回路）規模の増大という問題を回避し、かつＤＭＡ転送の速度を向上させることのできるＤＭＡコントローラ及び該ＤＭＡコントローラの制御方法を提供する。
【解決手段】ＤＭＡコントローラ１０２は、所定のコマンドに基づいてデータを処理するデータ処理部へデータ記憶部に記憶されたデータを転送する転送制御手段を備え、前記データ処理部に対するコマンドを記憶するコマンド記憶手段３０１１ｅと、前記コマンド記憶手段３０１１ｅに記憶されたコマンドの転送先のアドレスを記憶する転送先アドレス記憶手段３０１１ｄとを有し、前記転送制御手段は、前記データ記憶部に記憶されたデータを前記データ処理部へ転送する際に、前記転送先アドレス記憶手段３０１１ｄに記憶されたアドレスに前記コマンド記憶手段３０１１ｅに記憶されたコマンドを転送する。 （もっと読む）

【課題】本発明は、高価なハードウェアを用意することなく、コンピュータシステムが外部から高速にデータを受け取ることができることを実現する技術の提供を目的とする。
【解決手段】データ受信装置が、データを受信するときに、メモリからのデータ転送先となるアプリケーション用メモリ領域のページオフセットを予測する手段と、メモリ上のデータ転送先ページの先頭アドレスと予測したページオフセットとにより規定されるアドレスを指定して、受信データをメモリに転送する手段と、受信データの長さと予測したページオフセットとに基づいて、次回のデータ受信の際に用いるページオフセットの予測値を設定する手段と、コンピュータシステムから予測したページオフセットの予測値について予測誤りの通知があるときに、設定したページオフセットの予測値をコンピュータシステムから通知されるページオフセットに従って変更する手段とを備えるように構成する。 （もっと読む）

【課題】バスマスタからのＤＭＡ転送の終了を確実にホストプロセッサに伝える手段をための手段を回路を増大させることなく安価に実現可能にする。
【解決手段】ＣＰＵとＰＣＩコントローラと、ＰＣＩのＤＭＡコントローラとＰＣＩのＤＭＡ転送終了割り込みを受け付けるための割り込みコントローラと、ＣＰＵからメモリにアクセスしたりＤＭＡコントローラからの要求によってメモリにアクセスするためのメモリコントローラと、ＣＰＵが割り込みコントローラからの通知を受けた後、メモリに転送されたはずのデータが本当にメモリに格納されているかをポーリングして確認するためのデータ確認手段を備え、ＰＣＩのバスマスタ機器からのＤＭＡ転送終了をホストプロセッサに確実に伝える手段を回路を増大させることなく実現する。 （もっと読む）

【課題】キュー・データ構造およびキュー・データ構造に関連する事前変換済みアドレスを使用して入出力装置またはエンドポイントと通信するための装置および方法を提供する。
【解決手段】デバイス・ドライバ・サービスは、デバイス・ドライバにキュー・データ構造に関するルート複合体内のアドレス変換および保護テーブル項目の初期設定のために呼び出され、未変換アドレスをデバイス・ドライバに返す。その未変換アドレスは次に入出力装置またはエンドポイントに提供される。次に、入出力装置またはエンドポイントは、これらの未変換アドレスの変換を要求し、キュー・データ構造をターゲットにする入出力動作を受信する前に入出力装置またはエンドポイントにそのアドレスを保管する。キャッシュされた変換は、ルート複合体のアドレス変換機能をバイパスし、入出力装置またはエンドポイントからキュー・データ構造に直接アクセスするために使用できる。 （もっと読む）

【課題】連続して処理する必要のあるデータが、メモリに分割して格納される場合にも、正常に処理することができるようにＤＭＡ転送の制御を行う。
【解決手段】 データ処理装置102は、データ処理部106とDMAC105とを備える。DMAC105は、ディスクリプタチェーンを用いてメモリ104とデータ処理部106との間でデータをDMA転送する。継続データ判定部108は、前記ディスクリプタに埋め込まれた次の転送データとの関連性の有無を示す情報によって次の転送データとの関連性の有無を判定し、その判定結果に応じて、前記データ処理部106への動作制御を変更する。これにより、データ処理部106は、分割されて転送されたデータを一塊のデータとして処理する。 （もっと読む）

【課題】リモートＩ／Ｏシステムにおいて、データ転送のスループットを改善する。
【解決手段】ホスト計算機と、前記ホスト計算機と通信するデバイスと、前記ホスト計算機及び前記デバイスを接続するネットワークと、を備える計算機システムにおいて、前記デバイスは、デバイスブリッジを介して前記ネットワークに接続され、前記デバイスブリッジは、ブリッジメモリを備え、前記ホスト計算機は、ホストメモリと、デバイスドライバと、を備え、前記デバイスドライバは、前記ホストメモリへの書き込みを受けると、前記書き込みによって前記ホストメモリに格納された内容を前記ブリッジメモリに書き込み、前記デバイスブリッジにデータ転送要求を送信し、前記デバイスブリッジは、前記データ転送要求を受けると、所定の領域からアドレスを読み込み、前記読み込まれたアドレスが示す領域から、データを読み込む。 （もっと読む）

【課題】 セカンダリバス側へのリセットタイミングに寄らず、プライマリバス側のプロトコル違反とはならないバスブリッジのリセット制御装置を提案する。
【解決手段】 プライマリバスとセカンダリバスを接続するバスブリッジ内のリセット制御装置であって、バスブリッジは、少なくともプライマリバスコントローラと、セカンダリバスコントローラと、リセット制御装置を含み、リセット制御装置は、少なくともプライマリバスに接続されたシステムからのセカンダリリセット要因を認識する手段、プライマリバスコントローラとセカンダリバスコントローラの動作状態を認識する手段、バスブリッジ内部及びセカンダリシステムのリセットタイミングを決定する制御手段を有し、プライマリバスコントローラが動作中の場合は、プライマリバスコントローラがアイドル状態に遷移してから、リセット装置がセカンダリバスコントローラをリセットすることである。 （もっと読む）

弱く順序づけされた処理システムは、強く順序づけされたデータ転送バストランザクションを強行するために、実行同期バストランザクションまたは「メモリバリア」バストランザクションを実行する。広域的可観測性を保証するスレーブデバイスは、メモリバリア・プロトコルから「オプトアウト」することができる。様々な実施形態において、前記オプトアウトの決定は、信号をアサートする各スレーブデバイスによって動的になされてもよく、スレーブデバイスに対するポーリングおよび広域的可観測性レジスタ中の対応ビットの設定によってPOST(Power-On Self Test)の間にシステムワイドに設定されてもよく、またはシステム設計者によってハードウェアに組み込まれてもよく、いずれにせよ、そのようにすることによって、アウト・オブ・オーダーのデータ転送操作を実行することができるスレーブデバイスのみがメモリバリア・プロトコルに参加する。 （もっと読む）

【課題】効率のよいＤＭＡ転送処理が可能な半導体装置を提供する。
【解決手段】転送中のデータを一時記憶するセクタバッファ１０４の入出力ポートＰ１をシステムバス１０８とのＤＭＡ転送に用い、入出力ポートＰ２をＩ／Ｏコントローラ１０７とのデータ転送に用い、切替部１０５はシステムバス１０８とＩ／Ｏコントローラ１０７を接続するか、セクタバッファ１０４とＩ／Ｏコントローラ１０７またはシステムバス１０８を接続するかを切り替え、セクタバッファコントローラ１０６は入出力ポートＰ１、Ｐ２によるデータ転送を別々に起動し、セクタバッファ１０４とＩ／Ｏコントローラ１０７間での転送単位分のデータの転送の終了を検出すると、セクタバッファ１０４とＩ／Ｏコントローラ１０７とのデータ転送を遮断しシステムバス１０８とＩ／Ｏコントローラ１０７とを接続するための制御信号を切替部１０５に送出する。 （もっと読む）

【課題】次のＤＭＡ転送を設定可能にするとともに、設定された次のＤＭＡ転送が転送前に上書きされることを防ぐ。
【解決手段】ＤＭＡＣ２０は、カレント転送設定レジスタ３１−３３と、ネクスト転送設定レジスタ４１−４３とを備える。カレント転送設定レジスタ３１−３３は、カレント転送設定として、カレントのＤＭＡ転送にかかる転送元アドレスと転送先アドレスと転送回数とをそれぞれ記憶する。ネクスト転送設定レジスタ４１−４３は、カレント転送設定レジスタに記憶されたカレント転送設定によるＤＭＡ転送が完了した後に行われるＤＭＡ転送の転送設定をネクスト転送設定として記憶する。さらに、各ネクスト転送設定レジスタに対して、書込みを制御するフラグが設けられている。 （もっと読む）

【課題】ＰＣＩバスを介して複数のＰＣＩボードにＤＭＡ転送する場合にＣＰＵの負荷を軽減することができるデータ処理装置を提供する。
【解決手段】バスマスタ機能を有するマスタデータ取得手段は、転送開始指示手段から転送開始指示データ転送開始指示が与えられた時にメモリからＰＣＩ規格で定められたＰＣＩバスを介してＤＭＡ転送により転送された転送データから自身に割り当てられた割り当てデータを取得し、少なくとも１つのスレーブデータ取得手段は、マスタデータ取得手段によりＤＭＡ転送が開始された転送データから自身に割り当てられた割り当てデータ取得する。 （もっと読む）