【課題】ＩＥＥＥ１３９４などのバスを介して接続された外部機器とＣＰＵバスに接続されたワークメモリとの間のデータ伝送を行うデータ伝送装置について、データ伝送のパフォーマンスを向上する。
【解決手段】データ伝送装置は、バスマスタ回路２０を備えている。バスマスタ回路２０は、ＣＰＵバス１００の使用権を得て、ＣＰＵインタフェース部１０及びＣＰＵバス１００を通じて、ＣＰＵバス１００に接続されたワークメモリ１２０との間で直接的にデータ伝送を行う。 （もっと読む）

【課題】単純なハードウェア構成によってメモリ上に存在する複数のデータのDMA転送を正確に制御する。
【解決手段】 メモリ３３には、キューＱ０に対応するディスクリプタテーブルＴ０と、キューＱ１に対応するディスクリプタテーブルＴ１が設けられる。ディスクリプタ制御部５１のレジスタＲ０，Ｒ１には、それぞれディスクリプタテーブルＴ０を構成するディスクリプタの番号またはディスクリプタテーブルＴ１を構成するディスクリプタの番号が記録される。ディスクリプタ取得部５２のキャッシュＣ０，Ｃ１には、それぞれディスクリプタテーブルＴ０のディスクリプタ、またはディスクリプタテーブルＴ１のディスクリプタが記録する。ディスクリプタ選択部５３は、キャッシュＣ０，Ｃ１のいずれか一方を所定の規則に従って選択する。本発明はDMA転送を行う全ての電子装置に適用することが可能である。 （もっと読む）

【構成】 ＵＳＢホストであるレコーダは、周辺機器であるカメラから要求信号をインタラプト転送方式で受け付ける。そして、要求信号を受け付けたとき、カメラからバルク転送方式で動画像データの転送を要求するコマンドを取得し、取得されたコマンドに従う動画像データをバルク転送方式でフレーム毎にカメラに返信する。
【効果】 ホスト機器によって管理されている動画コンテンツに周辺機器の操作でアクセスできる。 （もっと読む）

【課題】この発明は、バスの混雑状況に影響されることなく、映像や音声等の信号に対して、より正確にその転送開始時刻にＤＭＡ転送を開始させることができるようにした信号転送装置及び信号転送方法を提供することを目的としている。
【解決手段】映像ストリームとその転送開始時間を含む時間情報とに対してそれぞれ識別子付きのディスクリプタを作成し、ディスクリプタ、時間情報及び映像ストリームをメモリ１６に記録する。メモリ１６からディスクリプタを順次読み取って、メモリ１６から映像デコーダ１８に映像ストリームの転送を行なう際に、時間情報を示すディスクリプタを読み取ったとき、その時間情報に基づいて映像ストリームの転送を制御する。 （もっと読む）

【課題】 回路規模の増大を抑制しつつＤＭＡ転送が開始から終了まで正常に実行されたか否かを確認することが容易なＤＭＡ転送制御回路を提供する。
【解決手段】 複数のデバイス間で、ＣＰＵ３からのＤＭＡ転送を指示する指示命令に応じて複数のデータをＤＭＡ転送するＤＭＡ転送制御回路１において、指示命令に応じてＤＭＡ転送された複数のデータのうち、最初にＤＭＡ転送されたデータを記憶する第１シフトレジスタ１１と最後にＤＭＡ転送されたデータを記憶する第２シフトレジスタ１２とを備えた。また、第１シフトレジスタ１１及び第２シフトレジスタ１２は、記憶したデータをＣＰＵ３から読み出し可能に構成した。 （もっと読む）

【課題】 ＤＭＡ転送を行う場合であっても、ＣＰＵによるモータ制御の作動性を確保することができるＤＭＡ制御装置、液体噴射装置及びＤＭＡ転送制御方法を提供する。
【解決手段】 印刷装置は、ＤＭＡ転送機能を満たすバスマスタを備え、このバスマスタの作動によってＣＰＵを介さずにＳＤＲＡＭへのアクセスが可能である。印刷装置のＣＰＵは、キャリッジ（印刷ヘッド）を往復動させる際、キャリッジモータをサーボ制御により駆動制御する。ＣＰＵは、サーボ周期Ｔｍに基づきサーボ制御開始トリガを入力するとサーボ制御を開始するが、この際にＤＭＡ転送が行われていると、ＤＭＡ転送が終了した後にサーボ制御を開始する。また、サーボ制御が次周期にずれこまないように、ＤＭＡ転送時間Ｔｋがサーボ制御のサーボ周期Ｔｍよりも短く設定されている。 （もっと読む）

【課題】 モジュールとメモリとの間のデータ転送がディスクリプタ情報に基づいて実行される情報転送方式を備えた情報処理装置における処理速度を向上させること。
【解決手段】 モジュール１〜４とメモリ３０との間で転送されるデータＹ１〜Ｙ４のサイズ等を含むディスクリプタ情報Ｚ１〜Ｚ４に，モジュール１〜４による共有バス２２の使用権を調停する際の指標となる優先度（第２の優先度に相当）を含ませて，該ディスクリプタ情報Ｚ１〜Ｚ４に応じた優先度に基づいて複数のモジュール１〜４による共有バス２２の使用権の調停を行う。 （もっと読む）

【課題】複数のＤＭＡチャネルをパラレルに動作するＤＭＡ回路において、回路規模を小さくし、且つ開発工数を削減する。
【解決手段】チャネルマネージャ回路（５）が、制御メモリ（４０）の各ＤＭＡチャネルの制御情報を順次読み出し、解析し、分割されたＤＭＡ制御のシーケンスに応じて、ステート処理（ＤＭＡ制御）を行う。更に、チャネルマネージャ回路（５）は、制御情報を更新し、且つ制御メモリ（４０）に書き戻し、複数のＤＭＡチャネルを時分割制御する。このため、回路規模を小さくでき、コストダウンに寄与するとともに、開発工数を削減できる。 （もっと読む）

【課題】ディスクリプタチェーン情報の処理に関するオーバーヘッドを低減して、十分なデータ転送効率を実現することが可能なＩ／Ｏコントローラを実現する。
【解決手段】ＤＭＡコントローラ１０１は、ＴＤチェーンを格納するためのＴＤチェーン格納部１０２を内蔵している。ＴＤチェーン格納部１０２は、ＣＰＵ１１からライトアクセス可能に構成されている。ＤＭＡコントローラ１０１は、ＣＰＵ１１によってＴＤチェーン格納部１０２に書き込まれたＴＤチェーンに含まれる複数の転送ディスクリプタを順次処理することにより、メインメモリ１２とＩ／Ｏデバイス１４との間の一連のデータ転送を直接メモリアクセスによって実行する。 （もっと読む）

【課題】スキャナ処理、プリンタ処理を実行できる画像処理装置において、実行している処理を中断して優先度の高い他の処理へ動的に切り替えた場合に、画像を矩形分割する大きさをローカルメモリの残容量によって切り替える。
【解決手段】実行中のスレッドを中断して他のスレッドを実行開始する際に、ＤＭＡプロセッサ２は、中断されたスレッドにより実行済みのループ処理の数をループ計算回路１６内部に入力する。そしてＤＭＡプロセッサ２はループ計算回路１６から、残りメモリ容量に応じたブロックサイズを得る。後のスレッドは、そのブロックサイズのデータをローカルメモリ３に転送して、その処理をすべく実行される。 （もっと読む）

【課題】 データ転送のスループットを向上することができるデータ転送装置、データ転送方法及び印刷装置を提供する。
【解決手段】 印刷装置は、データ入出口となるインターフェース１５と、通信データを橋渡しするＩ／Ｆブリッジ部１６と、ＤＭＡ制御を司るバスマスタ１９とを備えている。例えば印刷装置がデータ受信を行う場合、インターフェース１５が所定の転送単位で転送データをＩ／Ｆブリッジ部１６に出力する。Ｉ／Ｆブリッジ部１６は、受信用レジスタ３４に受信データ（８ビットデータ）を格納次第、ホストコンピュータ８及びインターフェース１５の間で１サイクル分のデータ通信が終了していなくても、先行してリクエスト信号REQ1をバスマスタ１９に出力する。従って、バスマスタ１９は、通信サイクルの途中であっても受信データを確保した状態となる。 （もっと読む）

【課題】 バスの応答性を低下させることなくメモリおよびバッファメモリ間のスループットを向上し、システム機能（画像表示機能）の正常性を確保する。
【解決手段】 バッファメモリ（ＦＭ１）は、データ利用装置（２８）に順次出力されるデータを一時的に格納する。メモリ（２２）は、バス（２４）を介して少なくとも１つのメモリアクセス回路（１２、１４）によりアクセスされる。データ転送回路（１６）は、バス（２４）を介してメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。バッファメモリ（ＦＭ１）のデータ量が第１所定量を下回ってから第１所定量より大きい第２所定量を上回るまでの間、データ転送回路（１６）は、バス（２４）を占有した状態でメモリ（２２）からバッファメモリ（ＦＭ１）へのデータ転送を実施する。 （もっと読む）

【課題】入出力デバイスとメモリとの間のデータ転送時におけるデータの一貫性を確実に保証できるようにする。
【解決手段】入出力コントローラ１４は、入出力デバイス１３から送られてくるデータを、ＣＰＵ１２を介さずに主記憶１１上の所定の領域へ書き込むための転送を開始し、最後の書き込み転送後に主記憶１１上の所定の領域に対するデータの読み出しを行い、応答を確認することによって当該転送に係る全てのデータが前記メモリ上に書き込まれていることを確認した上で、転送が完了したことを示す割り込みを発生する。割込コントローラ１５は、入出力コントローラ１４から発生される割り込みを受けて、当該割り込みをＣＰＵ１２に伝える。 （もっと読む）

【課題】 競合する複数のＤＭＡ要求の調停をするに際し、ＤＭＡ実行順序を決定するための比較情報を減少させ、調停回路の回路規模を減らすとともに、制限時間内にＤＭＡ転送を行う。
【解決手段】 各ＤＭＡ要求コア１０１，１０２，１０３からＤＭＡ要求を行う際に、ＤＭＡ転送の内容（転送開始アドレス、転送長、ＤＭＡ転送で格納又は読み出される対象資源、読み出し／書き込みの区別等）を表すＤＭＡ転送情報３１，３２，３３とともに、ＤＭＡ実行開始要求時刻情報２１，２２，２３を転送する。ＤＭＡ実行開始要求時刻は、ＤＭＡ実行終了要求時刻からＤＭＡ転送の所要時間を差し引いて得られ、アービタ装置１００に転送される。アービタ装置１００では、ＤＭＡ実行開始要求時刻を見ながらＤＭＡの実行順序を決定し、この順序に従ってＤＭＡが実行される。 （もっと読む）

【課題】メモリに格納された２種類のデータからそれら２種類のデータを含む出力信号を効率よく生成することが可能な信号処理装置を実現する。
【解決手段】ＤＭＡコントローラ１１１は第１の転送ディスクリプタチェーン情報（ＴＤ１ Ｃｈａｉｎ）に含まれる複数の転送ディスクリプタを順次処理する。もし、処理対象の現在の転送ディスクリプタにフラグがセットされているならば、ＤＭＡコントローラ１１１は、ＳＴＡＲＴ信号を発生する。ＤＭＡコントローラ１１２は、ＳＴＡＲＴ信号を受信するたびに、第２の転送ディスクリプタチェーン情報（ＴＤ２ Ｃｈａｉｎ）内の処理対象の現在の転送ディスクリプタを処理する。データミキサ回路１１３は、ＤＭＡコントローラ１１１，１１２によって主メモリ１２から同期して読み出されるメインデータおよびサブデータから出力信号を生成する。 （もっと読む）

【課題】ＣＰＵへの小さな負荷で使用可能なＤＭＡコントローラを得ること。
【解決手段】ＣＰＵバス１に接続されるＣＰＵ１１と、ＣＰＵバス１よりも低速動作するＩＯバス２に接続されるタイマ１５との間で、ＣＰＵバス１上に接続された内蔵ＲＡＭ１０を介してデータ転送を行なうＤＭＡコントローラ２０において、データの転送要求を行なう予め設定されたタイマ１５からデータの転送要求が入力されるとともに、データの転送要求に対する転送指示を送信する転送制御部２４を有するチャネルＣ０と、チャネルＣ０からの転送指示を受信し、予め設定された所定のタイマ１５と内蔵ＲＡＭ１０との間のデータ転送を転送指示に基づいて制御する共通制御部３０と、を備え、共通制御部３０は、チャネルＣ０に転送要求が入力されてチャネルＣ０から転送指示を受信する度に、一度のデータ転送を行なう。 （もっと読む）

【課題】 情報処理システムにおいて、ダイレクトメモリアクセス（ＤＭＡ）によるデータ転送の効率を向上させる。
【解決手段】 ＣＰＵ１１の制御プログラム１２ａは、データ３２およびデータ３２のＤＭＡ処理の制御に必要なディスクリプタ３１をまとめて情報ブロック３０としてメモリ１２上に設定して（ステップ２０１）、ＤＭＡコントローラ１３を起動する（ステップ２０２）。起動されたＤＭＡコントローラ１３は、メモリ１２から情報ブロック３０を読み出してディスクリプタ３１を抽出し（ステップ２０４）、ディスクリプタ３１を解析して、Ｉ／Ｏアドレス３１ａ、転送データサイズ３１ｂ等の制御情報を認識し、目的のＩ／Ｏデバイス２０にデータ３２を転送する（ステップ２０５）。転送完了後、割り込みにて、ＣＰＵ１１に転送終了通知を行う（ステップ２０６）。 （もっと読む）

【課題】 共有するメモリから時分割により複数のデータ処理手段に並行にデータを転送する装置において、データ処理手段のうちの少なくとも一つにデータ転送に要する時間の制約がある場合、その制約を満たすように、各データ処理手段に対する時分割をデータ転送中の状況に応じて柔軟に調整できるデータ転送装置を提供する。
【解決手段】データの断片であるバンドが転送を完了すべきと予想される予想許容時間と、そのバンドの転送に要すると予想される予想転送時間を算出し、この算出結果に基づいてデータ転送の時分割の割合をデータ転送中にダイナミックに調整するデータ転送装置とする。
（もっと読む）

【課題】ＰＣＩ Ｅｘｐｒｅｓｓを伝送インターフェースとした仮想ＵＳＢ保存装置を提供する。
【解決手段】
本発明の保存装置１はマイクロコントローラ１２を有し、マイクロコントローラ１２は、フラッシュメモリ１３と、ＰＣＩ Ｅｘｐｒｅｓｓ接続インターフェース１１と接続される。マイクロコントローラ１２はフラッシュメモリインターフェース１２１、ＰＣＩ Ｅｘｐｒｅｓｓインターフェース１２２および仮想ＵＳＢモジュール１２３を有する。ホスト２がＰＣＩ Ｅｘｐｒｅｓｓを通じて保存装置１に保存または読取りのＵＳＢコマンドを出したとき、そのコマンドは仮想ＵＳＢモジュール１２３に伝送され、仮想ＵＳＢモジュール１２３によってそのコマンドが完了され、データが伝送されるとき、ＰＣＩ Ｅｘｐｒｅｓｓが提供できる最高伝送速度でデータの伝送ができる。ホスト２は保存装置１はＵＳＢ装置であると認識する。 （もっと読む）

【課題】
ＤＳＰによる演算結果をＲＡＭにＤＭＡ転送する際に発生するＣＰＵに対する割込みの影響を低減できるようにする。
【解決手段】
ＣＰＵへ繋がるアドレスの内、上位のアドレス値を任意に変更できるアドレス変更手段と、ＤＳＰによる演算終了を示す割り込み信号を取り込み、ＤＭＡＣへのＤＭＡ転送要求を行ない、割り込み信号に基づいてアドレス変更手段にて上位のアドレス値を設定するＤＭＡ転送制御手段を備えたインタフェース回路をＤＳＰ（転送元）、ＲＡＭ（転送先）及びＤＭＡＣと接続する。インタフェース回路においてＤＳＰ（転送元）からの割り込み信号のうち、最初の割り込み信号に対してのみ応答してＣＰＵに対して割込みをかけ、その後の割込み信号に対しては前記アドレス変更手段にて転送元及び転送先の上位のアドレスを強制的に変更することでＣＰＵに対する割込みの影響を低減できるようにする。 （もっと読む）