【課題】複数の機能ブロックのうち１以上を選択し、当該選択した機能ブロックをリセットする半導体集積装置および半導体集積装置の制御方法を提供する。
【解決手段】本発明にかかる半導体集積回路２０は、クロック信号３５及びリセット信号３６が供給されることでリセットされる機能ブロック２４と、機能ブロック２４をリセットするリセット信号３６を出力するリセット信号出力部２１と、機能ブロック２４に供給するクロック信号３５を停止するクロックマスク回路２３と、クロックマスク回路２３を制御するクロックマスク制御回路２２を有する。 （もっと読む）

【課題】本発明は、効果的な省電力を行う半導体集積回路及び省電力制御方法に関する。
【解決手段】Ｉ／Ｏ制御用デバイス１４は、バス監視クロック制御部２５が、サブＣＰＵ２２のバスアクセス信号を監視し、該バスアクセス信号の監視結果に基づいて、クロックジェネレータからサブＣＰＵ２２及びＩ／Ｏ制御用デバイス１４内の各部に供給される動作クロックの周波数を個別に指定制御する。したがって、プログラムを用いることなく、ハードウェア構成によって、Ｉ／Ｏ制御用デバイス１４の動作状況に応じて動作クロックの周波数を変更する。 （もっと読む）

【解決手段】
コンピュータシステムの１つ以上の計算ユニットが、１つ以上の計算ユニットのどれが計算ユニットの他よりも高い性能感度を有しているかに従って、性能に関して選択的に変化させられる。 （もっと読む）

【課題】上位のクラスタノードを置かずにシステム全体の消費電力を節減する。
【解決手段】各ノード（ここではノード１，２）は、連携クラスタリング制御ソフトウェア２０とネットワークとを介して、互いの状態を監視し合う。また、連携クラスタリング制御ソフトウェア２０を介して処理業務を割り当てられたノード（ここではノード１）は、割り当てられた該業務を処理するが、該ノードのＣＰＵ（ここではＣＰＵ１１）を制御するクロック周波数は、所定の高状態に移行される。また、業務の処理中に障害が発生したノード（ここではノード１）については、連携クラスタリング制御ソフトウェア２０が、待機中のノードから選択して代替ノード（ここではノード２）を割り当て、該代替ノードに速やかに業務を引き継ぐ。この時、両ノードのＣＰＵを制御するクロック周波数も最適化される。 （もっと読む）

【課題】従来のクロックスキュー調整回路では、精度の高いクロックスキュー調整を行うことができないという問題があった。
【解決手段】本発明にかかるクロックスキュー自動調整回路は、クロックのドライブ能力を調整するクロックドライバ１０１と、クロックの信号変化開始から信号変化終了までに要する時間を計測する計測回路１０２と、前記計測時間と予め設定された基準時間とに基づいて制御信号を生成し、前記クロックドライバに対して出力する制御回路１０３と、を備える。このような回路構成により、精度の高いクロックスキュー調整を行うことができる。 （もっと読む）

【課題】 積層された演算ＬＳＩ間の通信及び演算を同期化することで、システム全体の性能向上を図る。
【解決手段】 積層されたＣＯＭＬＳＩ及びＬＧＬＳＩ１は、水晶発振器クロック信号を逓倍するＰＬＬ、クロック信号を分配するクロックパルスジェネレータ、フリップフロップ回路を具備する。ＬＧＬＳＩ１は、クロック位相比較器（ＣＭＰ）、ディレイコントローラ（Ｄｅｌａｙ＿ＣＴＬ）、ディレイチェイン（Ｄｅｌａｙ＿Ｃｈａｉｎ）からなるＤＬＬ回路を具備する。ＣＯＭＬＳＩとＬＧＬＳＩ１の通信及び演算を同期させるため、ＣＯＭＬＳＩから同期用基準クロック信号が貫通電極（ＴＶＣＬＫ）を介してＬＧＬＳＩ１に送信される。ＤＬＬ回路により、ＬＧＬＳＩ１の内部クロック信号はＣＯＭＬＳＩから同期用基準クロック信号に同期する。 （もっと読む）

【課題】冗長システムを構成するノード装置において、稼動系として動作する場合には、要求を処理するための性能を確保した上で消費電力を低減できるようにし、待機系として動作する場合には高い省電力効果を得られるようにする。
【解決手段】電力制御手段３は、自ノード装置１が稼動系として動作している場合は、第１、第２の下降閾値Ｔｈ１、Ｔｈ２（Ｔｈ１＜Ｔｈ２）の内、第１の下降閾値Ｔｈ１と負荷検出手段２によって検出された自ノード装置１の負荷とを比較することにより、自ノード装置１内のＣＰＵに供給するクロックの周波数を通常状態よりも低減させるか否かを判定する。これに対して、自ノード装置１が待機系として動作している場合は、第２の閾値Ｔｈ２と負荷検出手段２の検出結果とを比較することにより、クロックの周波数を通常状態よりも低減させるか否かを判定する。 （もっと読む）

【課題】複数のプロセッサコアが搭載された情報処理装置において性能電力比の向上を実現する。
【解決手段】例えば、６４個のプロセッサコアＰＥ０〜ＰＥ６３や、オンチップメモリＯＮ＿ＭＥＭや、これらに共通に接続されるバスＢＳなどを備えた構成において、ＰＥ０〜ＰＥ６３を低電源電圧ＶＤＤＬ、低周波数クロック（ＣＬＫＬ）で動作させ、バスＢＳを高電源電圧ＶＤＤＨ、高周波数クロックＣＬＫＨで動作させる。ＰＥ０〜ＰＥ６３のそれぞれは、ＢＳとの間の電源電圧差および周波数差を吸収するため、バスインタフェースＢＳＩＦおよび分周器ＤＩＶを備える。ＤＩＶは、ＣＬＫＨからＣＬＫＬを生成し、ＢＳＩＦは、レベルシフト機能、データ幅変換機能、およびＢＳとの間のハンドシェイク機能などを備える。 （もっと読む）

プロセッサ、システム、および方法を開示する。一実施形態では、プロセッサは、第１のサイトおよび第２のサイトとを含む。第２のサイトから第１のサイトへ電圧安定化信号を送信するリンクがある。リンクに連結され、第１のサイトおよび第２のサイトに供給される電圧を動的に修正する、第１のサイト内の電圧補正ロジックが存在する。電圧安定化信号をアサートする、第２のサイト内のロジックが存在する。第２のサイトは、電圧安定化信号をアサートした後で、第２のサイトに供給される電圧を変更しない時間窓を少なくとも１つ保証される。 （もっと読む）

【課題】デジタル処理コンポーネントの電源レベルを調整して、適正な電力消費を実現する。
【解決手段】複数の動作周波数に変更することができるクロック信号を選択的にデジタル処理コンポーネント（１００）に加えるクロック制御回路（７０５，７１０，７１５）が開示される。クロック制御回路（７０５，７１０，７１５）は（ｉ）第１の動作周波数を第２の動作周波数に変更するコマンドを受信する、（ｉｉ）コマンドに応答して加えられたクロック信号をディセーブルする、（ｉｉｉ）第２の動作周波数を有するテストクロック信号を発生する、（ｉｖ）テストクロック信号を電源調節回路（１２５）に加える、および（ｖ）電源調節回路（１２５）からの状態信号を感知するように操作できる。状態信号はデジタル処理コンポーネント（１００）の電源レベルが第２の動作周波数に対して適切な最適値に調節されていることを示す。 （もっと読む）

【課題】 相互に異なる周期のクロック信号が与えられ、かつ相互に非同期で所定の処理を行う複数の処理部のリセットを、簡単な構成で、確実に行うことができる信号処理装置および信号処理方法を提供する。
【解決手段】 モジュール回路部１４は、モジュールＡ，Ｂ，Ｃのうちのいずれかに対するリセット指令が与えられると、指令されたモジュールを指定する信号を含み、かつＣＰＵＣＬＫの１周期分の長さを有する１ｓｈｏｔリセット信号を生成する。同期リセット生成回路部１５は、１ｓｈｏｔリセット信号が与えられ、この１ｓｈｏｔリセット信号の長さを指令されたモジュールに対応する長さに引き延ばした伸長リセット信号を生成し、生成した伸長リセット信号を指令されたモジュールのクロックに同期させて同期リセット信号を生成し、指定されたモジュールでは、同期リセット信号が与えられた状態で、クロック信号が立上がりまたは立下ると、リセットされる。 （もっと読む）

【課題】消費電力を低減でき、且つ、周波数切り替えを頻繁に行うシステムにおいても、オーバーヘッドや処理負荷の増大を防ぐことができるタスク処理システム及びタスク処理方法を提供する。
【解決手段】メインプロセッサ１は、所定長さに区切られた複数の時間区間夫々においてサブプロセッサ２が実行するタスクを決定するとともに、ｎ番目（ｎは、ｎ≧１を満たす整数）の時間区間の終了までに、ｎ＋１番目の時間区間においてサブプロセッサ２が実行するタスクの必要サイクル数情報に基づいて、当該タスクをｎ＋１番目の時間区間内に実行するために必要なクロック周波数を決定し、クロック生成／制御回路７は、ｎ番目の時間区間においてメインプロセッサ１が決定したクロック周波数に応じたクロック信号１６を、ｎ＋１番目の時間区間においてサブプロセッサ２に供給するように構成した。 （もっと読む）

【課題】冗長構成において、切替事象発生時に、それまでの運用系の用いていたクロックを予備系に対して迅速に同期させ、対向装置との間でクロック同期外れを回避できるようにする。
【解決手段】本発明の冗長切替制御システムは、複数の運用系と、各運用系の収容する各対向装置と接続している受信回線を収容し、いずれかの受信回線の接続を選択する受信回線選択手段と、受信回線選択手段の選択した受信回線から通常時でのクロックを抽出してクロック同期を行うクロック同期手段とを有する１以上の予備系と、切替事象発生時に、受信回線選択手段に対して切替先回線の選択指示を行う冗長切替制御手段とを備えることを特徴とする。 （もっと読む）

本発明は、マルチプロセッサシステム用のエネルギ消費のオンライン管理のための方法に関し、この方法が、タスク（１、Ｔｉ）のチャート（１０）に従って少なくとも１つのアプリケーションを実行し、前記方法が、各アプリケーション用に、
− タスクの実行の潜在的な並列処理速度の変動を時間の関数としてオフラインで特徴付けるための第１の段階であって、この特徴付けが、最悪の場合のタスク実行時間ＷＣＥＴに基づいている第１の段階と、
− 不活性期間および潜在的な時間の超過をオンラインで検出および利用するための第２の段階であって、ＤＰＭ技術が、最悪の場合において特徴付けられた潜在的な並列処理速度に従って、プロセッサが不活性のままである可能性がある期間を決定することを可能にする第２の段階と、
を含むことを特徴とする。
本発明は、バッテリの寿命制約がますます重要になりつつある新世代の組み込みマルチプロセッサシステムに特に適用される。したがって、本発明は、例えば、マルチメディアまたは電気通信用途のための組み込みシステムに特に適用される。
（もっと読む）

【課題】低電力モードに移行する際のオーバーヘッドを削減する。
【解決手段】本発明に係る仮想マルチプロセッサ１００は、複数のプログラムをクォンタム時間ごとに切り替えながら実行する複数の物理プロセッサ１１０と、複数のプログラムスケジューリングを行うスケジューラ２３０と、クォンタム時間を保持するクォンタムレジスタ２１２と、通常モード又はスリープモードが設定されるスリープモードレジスタ２１３とを備え、スケジューラ２３０は、通常モード時には、実行されているプログラムのクォンタム時間に依存するタイミングで、スケジューリングを行い、スリープモード時には、クォンタム時間に依存しないタイミングで、複数の物理プロセッサ１１０のうち少なくとも１つの物理プロセッサ１１０がプログラムを実行しないように、スケジューリングを行う。 （もっと読む）

【課題】大きな回路規模を必要とすることなく、有理数分周した出力クロック信号のサイクル時間変動を抑制するとともに、分周時に出力クロック信号の位相を調整する。
【解決手段】クロック選択制御回路１００により、入力クロック信号のサイクルごとに、分周比に応じた一定サイクル時間を有する基準分周クロック信号と入力クロック信号との位相関係を示す位相計算値１１１を計算するとともに、位相調整信号に応じてその値を増減し、この位相計算値１１１に基づいて、出力動作のうち、基準分周クロック信号の位相と近いクロック信号を生成するための出力動作を指示する制御信号１０２，１０３を生成する。クロック選択回路１０１により、制御信号１０２，１０３に基づいて、入力クロック信号のクロックパルスをそのまま非反転で出力するか、反転して出力するか、マスクして出力しないか、のいずれかの出力動作を選択して実行することにより、出力クロック信号を生成する。 （もっと読む）

【課題】情報処理装置の排気温度を予測することで、情報処理装置の発熱増加を極力抑制する情報処理装置を提供する。
【解決手段】情報処理装置に一つまたは複数搭載される処理ユニットに新たなプログラムを実行した場合の前記情報処理装置の温度を予測する予測ユニット１と、前記温度と所定の基準値を比較する温度判定ユニット２と、前記温度が前記所定の基準値を上回る場合、前記新たなプログラムと既に実行中の実行プログラムとの優先度を比較する優先度判定ユニット３と、前記新たなプログラムの優先度が前記実行プログラムの優先度を上回る場合、前記新たなプログラムを前記処理ユニットに実行させても前記温度が前記所定の基準値を上回らない動作クロックを前記処理ユニットに設定し、前記新たなプログラムを前記処理ユニットに実行させる動作クロック設定ユニット４と、を備える情報処理装置を提供する。 （もっと読む）

【課題】本発明の消費電力制御装置は、仮想サーバを有する物理サーバの消費電力を適切な値に制御する。
【解決手段】管理サーバ１は、各仮想サーバ５及び仮想化機構４のそれぞれの負荷（ＣＰＵ使用率）の合計量と物理サーバ２のＣＰＵ総量との差から、未使用のＣＰＵ量（ＣＰＵを使用できる時間）を求める。管理サーバ１は、未使用のＣＰＵ量に基づいて、物理サーバ２内のＣＰＵの駆動周波数を決定する。管理サーバ１は、決定された駆動周波数に応じて、各仮想サーバ５及び仮想化機構４のそれぞれに関するＣＰＵ割当量を変更する。仮想化機構４は、管理サーバ１からの指示に従い、ＣＰＵ割当量及び駆動周波数を制御する。これにより、物理サーバ２の消費電力が制御される。 （もっと読む）

【課題】消費電力削減の効果を発揮すること。
【解決手段】パイプライン接続された複数の演算装置４と、データ通知信号が入力されると処理制御信号を生成し出力する処理制御装置２と、処理制御信号が入力されるとクロック制御信号を生成し出力するクロック制御信号生成装置３と、を備え、演算装置４は、クロック制御信号が入力されると、クロック制御信号に基づいて、演算装置を動作させるゲーテッドクロック信号を生成し出力するクロックゲーティング回路５と、ゲーテッドクロック信号に同期して動作し、データおよび処理制御信号が入力されると、データに対して処理制御信号が指示する処理を行い、処理後のデータおよび処理制御信号を後段に接続された演算装置４へ出力する演算ブロック６と、クロック制御信号が入力されると、クロック制御信号を処理後のデータおよび処理制御信号と同期するように、演算ブロック６での処理時間分遅延して、後段に接続された演算装置４へ出力する遅延回路７と、を備える。 （もっと読む）

【課題】電源電圧変動時に誤動作を発生することなく電源電圧変動シーケンスを実行できる電源制御装置を提供する。
【解決手段】第１，第２のＣＰＵがそれぞれ属する第１，第２の電源ドメインの電源電圧を制御する電源制御装置において，第１，第２の電源ドメイン（９，８）に第１，第２の電源電圧（ｐ２，ｐ１）をそれぞれ供給する電源装置（３）と，第１，第２のクロック（ｓ７，ｓ６）を生成し第１，第２のＣＰＵにそれぞれ供給するクロック生成部（１６）とに接続された電源クロック制御部（４）を有する。電源クロック制御部は，第１のＣＰＵからの第２の電源ドメインの電源電圧変更要求に応答して，電源装置に第２の電源電圧を変更させ，第２のＣＰＵからの第２のクロック周波数変更要求に応答して，クロック生成部に第２のクロックの周波数を変更させ，さらに，第２の電源ドメインの電源電圧変更要求に応答して，第２の電源電圧が要求電圧に達するまでの期間，第２のクロック周波数変更要求を受け付けない。 （もっと読む）