【課題】 一方のインタフェースのみのパフォーマンスを測定するだけでは性能低下の原因を特定することができない。
【解決手段】 第１機器と第２機器との間に介在するインタフェース装置及びその制御方法であって、第１機器からの第１制御信号に応じて第１機器からデータを受信し、第２機器からの第２制御信号に応じてデータを第２機器に出力する。これら第１及び第２制御信号の状態を監視し、その監視された第１及び第２制御信号の状態に応じて、第１機器或いは第２機器のいずれの性能が低下しているかを判定する。 （もっと読む）

【課題】連続的で高速なデータ転送に起因する、データ転送停止や回路の異常発熱を回避することが可能なデータ転送制御装置を実現する。
【解決手段】データ転送制御装置（２０）は、ホスト装置とのデータのやりとりを行うことが可能なホストインターフェース部（２４）と、周辺装置とのデータのやりとりを行うことが可能な周辺装置インターフェース部（２１）と、ホストインターフェース部または周辺装置インターフェース部の異常状態を検出する異常検出部（２５）と、異常検出部が異常を検出した場合に、ホストインターフェース部または周辺装置インターフェース部でのデータ転送を中断し、その後、異常検出部がホストインターフェース部または周辺装置インターフェース部の正常状態への回復を検出した場合に、ホストインターフェース部または周辺装置インターフェース部でのデータ転送動作を再開する転送制御部（２５）とを備える。 （もっと読む）

【課題】デバッグを効率的に行なうことができる半導体集積回路を提供する。
【解決手段】受信されたパケットをその宛先に応じて分配する分配部と、自身に分配されたパケットを各々が順次蓄積する複数の蓄積部と、中継許可指令に応じて当該蓄積部のうちの対応する１つに蓄積されているパケットを対応する１つの処理部に各々が供給する複数の中継部と、自身に分配されたパケットが中継許可パケットであると判別した場合に当該中継部のうちの当該中継許可パケットによって指定された１つに対して当該中継許可指令を与える出力制御部と、を含む半導体集積回路。 （もっと読む）

【課題】ＵＳＢインターフェースにおける通信エラーを容易に検出・修正することのできる通信システム及び通信方法、並びに当該通信システムに用いられるプリンタ装置を提供すること。
【解決手段】本プリンタ装置２０は、ホスト１０と接続されたＵＳＢケーブル３０が接続される接続部２２と、ホスト１０から定期的に送信され、ＵＳＢケーブル３０の通信状態が正常であることを示すピング信号を、接続部２２を介して受信する受信部２６と、ピング信号が一定時間以上受信されない場合に、ＵＳＢケーブル３０を一度未接続状態に切り替えた後、再度接続状態に切り替える再接続設定を行う制御部２６と、を備える （もっと読む）

【課題】従来の半導体装置は、消費電力が大きくなる問題があった。
【解決手段】半導体装置１は、プログラムとプログラムによって利用されるデータとの少なくとも一方が格納される記憶領域部１６と、プログラムを実行して記憶領域部１６にバスを介してアクセス要求を発行する機能ブロック１１と、バス２３上に流れる、記憶領域部１６に対するアクセス要求を示す第１の信号ＲＥＱと、記憶領域部１６によるバス２３の占有状態を示す第２の信号ＧＮＴと、を監視して記憶領域部１６へのアクセスが発生していない期間は記憶領域部１６をスタンバイ状態に制御し、記憶領域部１６へのアクセスが発生している期間は記憶領域部１６を活性状態に制御するバス状態監視回路２０と、を有し、記憶領域部１６は、プログラム又はデータを記憶する記憶セルの低電位側電源電圧と高電位側電源電圧との電圧差を前記スタンバイ状態において活性状態よりも小さくする。 （もっと読む）

【課題】動作の安定性を向上できるマルチコアＬＳＩを提供する。
【解決手段】このマルチコアＬＳＩ１は、第１の共有バスｂ１に接続された複数のＣＰＵ＃０，＃１と、第２の共有バスｂ２に接続された１個以上のモジュールｍ１〜ｍｎと、第１の共有バスｂ１と第２の共有バスｂ２との間に接続され、複数のＣＰＵ＃０，＃１のモジュールへのアクセスを調停する共有バス制御部３と、アクセス先のモジュールから、ＣＰＵ＃０，＃１のアクセス要求信号に対する応答信号が出力されたか否かを監視するシステムコントローラ９とを備え、システムコントローラ９は、共有バス制御部３から第２の共有バスｂ２にアクセス要求信号が出力されてから所定時間経過するまでに、アクセス先のモジュールから応答信号が出力されない場合は、共有バス制御部３を介して第１の共有バスｂ１に疑似応答信号を出力して、アクセス中のＣＰＵの当該アクセスを終了させる。 （もっと読む）

【課題】１５５３バス動作の自己検査のためのシステムおよび方法を提供する。
【解決手段】１５５３自己検査論理は、１５５３バストランシーバと自己検査プロセッサペアとのデータ通信を管理する。１５５３自己検査論理は、ロックステップで動作する一次論理および二次論理を含む。１５５３自己検査論理が１５５３バストランシーバにデータを書き込むとき、１５５３自己検査論理は、一次論理によって生成された第１の１５５３フォーマット済みメッセージを、二次論理によって生成された第２の１５５３フォーマット済みメッセージと比較し、第１の１５５３フォーマット済みメッセージが第２の１５５３フォーマット済みメッセージと一致しないときに、エラー表示を生成する。 （もっと読む）

【課題】クライアント装置によるデバイスの監視処理を不要とし、ネットワーク上のトラフィックを低減することができるデバイス制御装置を提供する。
【解決手段】デバイス３００がローカル接続されるデバイスサーバ２００は、ネットワーク５００を介してクライアントＰＣ１００に接続される。デバイスサーバ２００は、デバイス３００の状態を監視するための定義ファイル及びトリガ検知アルゴリズムを用いてデバイス３００を監視し、この状態変化を検知したときに、この検知を示すトリガ通知をクライアントＰＣ１００に送信する。デバイスサーバ２００は、さらに、トリガ通知を受信したクライアントＰＣ１００とセッションを開始して、この状態変化を検知したデバイスとのデータ通信を中継し、クライアントＰＣ１００とのセッションが切断されたとき、デバイス３００の状態の監視を再開させる。 （もっと読む）

【課題】Ｉ２Ｃバスに接続されたＩ２Ｃユニットに異常があった場合、どのＩ２Ｃユニットに異常があるのかを判定できる。
【解決手段】Ｉ２Ｃバス装置９は、Ｉ２Ｃバスで接続する複数のＩ２Ｃスレーブユニット３を制御するＩ２Ｃマスタユニット１Ａと、複数のＩ２Ｃスレーブユニット３を制御し、Ｉ２Ｃマスタユニット１Ａと二重化されたＩ２Ｃマスタユニット２とを有し、Ｉ２Ｃマスタユニット１Ａは、自ユニットと接続されたＩ２Ｃスレーブユニット３へのアクセスで異常を検出したとき、異常を検出した箇所に関するアクセス結果と、Ｉ２Ｃマスタユニット１Ｂと接続されたＩ２Ｃスレーブユニット３へのＩ２Ｃマスタユニット１Ｂからのアクセス結果とを用いて、異常となるユニットを判定する制御部３０を有する。 （もっと読む）

【課題】定期的に到来する所定のデータをＤＭＡ転送するデータ転送装置において、システムのパフォーマンスを維持しつつ（ＣＰＵの処理能力を奪うことなく）、転送障害が発生した場合に迅速にそれを検出する。
【解決手段】データ転送装置（マイコン１１０が相当する）の代表的な構成は、定期的に到来する所定のデータ（物理量データ）の転送要求に基づいてそのデータを転送するＤＭＡコントローラ１１６と、その転送要求に基づいて時間の経過を計測するデータ転送監視回路１２０内のタイマと、タイマのタイムアウトを検出するタイムアウト検出回路とを備え、データ転送が完了するまでの時間を監視し、その時間内にデータ全体の転送が完了しなければ、タイムアウトが発生するので、転送障害が発生したものとしてエラーを出すようにした。 （もっと読む）

【課題】複数の伝送路を用いてデータの送受信を行うシステムの運用中に、エラーが発生した伝送路を特定する技術を提供する。
【解決手段】送信側は、レーン毎に、そのレーンで送信したデータを用いてＣＲＣ符号を計算し、レーン毎に計算したＣＲＣ符号を格納したＤＬＬＰを送信する。受信側は、レーン毎に、そのレーンで受信したデータを用いてＣＲＣ符号を計算し、ＤＬＬＰを受信すると、そのＤＬＬＰに格納されたＣＲＣ符号を、計算したＣＲＣ符号とレーン毎に比較する。それにより、システムの運用中であってもエラーが発生したレーンを受信側が検出可能にする。 （もっと読む）

【課題】回路面積の増大を抑制することができる異常検出回路及び回路の異常検出方法を提供すること
【解決手段】本発明にかかる異常検出回路４は、複数の入力信号に対応した複数の出力信号を出力するバッファ群３に設けられる。異常検出回路４は、複数の入力信号に基づく固有信号ＭＩＳＲＯＵＴ１を生成するＭＩＳＲ回路５と、複数の出力信号に基づく固有信号ＭＩＳＲＯＵＴ２を生成するＭＩＳＲ回路６と、両固有信号の不一致を検出して異常信号を特定する異常信号特定回路７を備える。異常信号特定回路７は、両固有信号の不一致を検出した場合、制御信号ＣＡＰＴＵＲＥを生成し、ＭＩＳＲ回路５、６は、当該制御信号に応じて、複数の入力信号、出力信号を異常信号特定回路７に順次出力する。異常信号特定回路７は、複数の入力及び出力信号との不一致を順次検出することによって、複数の入力及び出力信号における異常信号を特定する。 （もっと読む）

【課題】端子の接触不良を検出する回路の故障を検出可能なシステム、ホスト装置及びエラー検出方法等を提供すること。
【解決手段】システムはホスト装置１０と記憶装置２０を含む。記憶装置２０は、不揮発性の記憶部６０と、不揮発性の記憶部６０に対するアクセス制御を行うアクセス制御部３６と、電源端子ＴＶ及びグランド端子ＴＧの少なくとも一方のフローティング状態を検出する検出回路３２と、を有する。ホスト装置１０は、電源電圧ＶＤＤ及びグランド電圧ＶＳＳのうちのフローティング状態が検出される検出対象電圧の供給・非供給を切り換える切り換え回路５０と、検出対象電圧が非供給に設定された場合の記憶装置２０からの信号に基づいて検出回路３２が正常であるか非正常であるかを判定する判定部７０と、を有する。 （もっと読む）

【課題】内部バスの検証モジュールを有する半導体デバイスを提供する。
【解決手段】内部バスと、第１の接続点において前記バスに接続されたマスターと、第２の接続点において前記内部バスに接続され、前記マスターと通信可能に設けられたスレーブと、検証モジュールとを備えた半導体デバイス。前記検証モジュールは、前記マスターが前記スレーブに供給した制御信号を検出し、当該検出信号に基づいて、前記内部バスの通信量に関するデータを生成する。前記制御信号は、前記マスターが前記スレーブを制御するための信号であって、例えば、書き込み信号、読み出し信号、バースト信号等を含む。前記検証モジュールは、各制御信号がアサートされた回数に基づいて、前記内部バスの通信量に関するデータを生成してもよい。前記検証モジュールは、前記内部バスに接続された検証用マスター及び検証用スレーブをさらに有してもよい。 （もっと読む）

【課題】汎用品のＩＰコアを使用した情報処理装置は、ＩＰコアを含むデバイスとチップセットの間の通信が救済不可能な状態に遷移して初めて、デバイスとチップセット間の異常を検出することができる。つまり、救済不可能な状態に遷移する以前の救済可能異常状態を検出することができない。そのため、通信が不能に至る前の状態を検出し、必要な予防動作の実行が可能な情報処理装置が望まれる。
【解決手段】図１に示す情報処理装置は、ＩＰコアと、パトロールパケットの送信を指示するパトロールパケット送受信部と、受信したパトロールパケットと同一性を維持した折り返しパトロールパケットをＩＰコアに対して送信するパトロールパケット返信部と、を備えている。パトロールパケットが処理される時間と閾値を比較することで、パケット通信の状態を判断し、予防動作の実行を実現する。 （もっと読む）

【課題】信頼性を向上させる。
【解決手段】電子装置は、第１のバスとは直接に接続され、第２のバスとは前記第２のバスに接続される第２の電子装置を経由して接続され、前記第１のバス、および、第２のバスに接続される第３の電子装置からのアクセスを、前記第１のバスから直接に、または、前記第２のバス、かつ、前記第２の電子装置を経由して受け取る。 （もっと読む）

【課題】イニシエーターとターゲットとをＰＣＩバスにより接続したＰＣＩバス制御システムに関し、コマンドエラーを回避する。
【解決手段】
イニシエーター１とターゲット２−１，２−２との間をＰＣＩバスにより接続したＰＣＩバス制御システムであって、監視回路３と救済回路４とを設け、ＰＣＩバスによりイニシエーター１とターゲット２−１，２−２間を監視回路３と救済回路４とを介して接続すると共に、イニシエーター１と監視回路３と救済回路４との間を、コマンドＣＯＭＭとパリティＰＡＲとパリティエラーＰＥＲＲとを転送するローカルバスにより接続し、監視回路３によりコマンドのパリティチェックを行って送出し、救済回路４は、ＰＣＩバスとローカルバスとを介してそれぞれ転送されたコマンドについて、正常な側を選択して、ターゲット２−１，２−２にコマンドを転送する構成を備えている。 （もっと読む）

【課題】非ハンドシェイク型の通信を行っている装置においてデータの送達を確認することができるデータ転送装置およびストレージ装置を提供する。
【解決手段】送信素子と、受信素子と、監視素子とを備え、送信素子は、非ハンドシェイク型の通信でデータを送信し、受信素子は、送信素子から送信されたデータを受信し、監視素子は、受信素子とは別に設けられたものであって、受信素子によって受信されるデータのサイズを監視して監視結果を送信素子に通知する。 （もっと読む）

【課題】ＣＰＵから入出力のポートを指定する出力用アドレスバスと入力用アドレスバスのアドレスバスを共通化してアドレスバスのいずれかのビットに生じた固定故障を確実に検知する。
【解決手段】 出力用アドレスデコーダ１３及びフィードバック用アドレスデコーダ１４とＣＰＵ１１との間を共通のアドレスバス１８で接続し、出力用アドレスデコーダ１３の制御出力端子を指定するアドレスとそれに対応するフィードバック用アドレスデコーダ１４の制御出力端子を指定するアドレスはデコード順を逆に設定して、アドレスバス１８のいずれかのビットが「０」又は「１」に固定故障すると正常と異なる入力ポート１６をＣＰＵ１１で読み取り、アドレスバス１８の固定故障を確実に検知する。 （もっと読む）

【課題】上位装置と電子機器装置（下位装置）との通信構成を複雑化させることなく電子機器装置の自己復旧によって動作安定性を向上させた電子機器装置を提供する。
【解決手段】電子機器装置３０は、その動作の制御機能を有するメインＣＰＵ３２と、その動作状態の監視機能を有するサブＣＰＵ３６と、メインＣＰＵ３２と上位装置１０との間で、各種データの送受信を行う汎用性通信接続２１と、サブＣＰＵ３６と上位装置１０との間で、この電子機器装置の動作状態を示す動作状態信号を通信する汎用性通信接続２２と、を有する。また、メインＣＰＵ３２とサブＣＰＵ３６との間で互いにソフトウェアの更新機能を有する。 （もっと読む）