【課題】向上された動作速度を有する不揮発性メモリ装置及び不揮発性メモリ装置を制御するコントローラの動作方法を提供する。
【解決手段】本発明の不揮発性メモリ装置は、データのプログラム、読出し又は消去を遂行する第１プレーン、データのプログラム、読出し又は消去を遂行する第２プレーン、及び第１プレーン又は第２プレーンから共通バスを通じて伝送されるデータを外部へ出力し、外部から受信されるデータを、共通バスを通じて第１プレーン又は第２プレーンへ伝送するデータ入出力回路を含む。第１プレーンでプログラム、読出し又は消去が遂行される時、データ入出力回路は共通バスを通じて第２プレーンとデータを交換する。 （もっと読む）

【課題】動作速度及び電力消耗を減らすことができるメモリシステム及びそれの動作方法が提供される。
【解決手段】本発明の実施形態によるメモリシステムは不揮発性メモリ装置と、前記不揮発性メモリ装置を制御するように構成されたメモリ制御器と、を含み、前記メモリ制御器は前記不揮発性メモリ装置から読み出されたデータのエラーの位置情報を含むエラーフラッグ情報を前記不揮発性メモリ装置へ提供する。 （もっと読む）

【課題】カラムブロックのデータラッチに対するデータの高速転送を可能にする。
【解決手段】半導体記憶装置１は、メモリセルアレイ２と、データバスＤＢと、転送制御部ＴＣ０〜ＴＣ２と、複数のカラムブロックＣ（０＋４×ｉ）〜Ｃ（３＋４×ｉ）と、カラムセレクタＣＳとを含む。カラムブロックおよびカラムセレクタはメモリセルアレイより下に形成される。データバスＤＢは複数のステージＳ０〜Ｓ３に分割される。転送制御部は複数のステージのそれぞれにデータが割り当てられるようにデータをシリアル転送する。カラムブロックは選択された場合にデータを一次記憶する。カラムセレクタＣＳはカラムブロックの中から、ステージごとにいずれかのカラムブロックを選択し、ステージごとに選択されたカラムブロックとの間でデータをパラレル転送する。データバスＤＢはカラムブロックの配列方向の一方の端側から他方の端側へ向かい、他方の端側で折り返す。 （もっと読む）

【課題】効率的なメモリーアクセスができる記憶装置及び印刷装置等を提供すること。
【解決手段】記憶装置１００は、バスＢＳを介して接続されるホスト装置４００との通信処理を行う制御部１１０と、ホスト装置４００からのデータがシーケンシャルに書き込まれる記憶部１２０と、記憶部１２０のアクセス制御を行う記憶制御部１３０と、クロック信号が入力されるクロック端子ＴＣＫと、データ信号が入力されるデータ端子ＴＤＡと、リセット信号が入力されるリセット端子ＴＲＳＴとを含む。制御部１１０は、クロック信号及びリセット信号の電圧レベルに基づいて、記憶部１２０に対するアクセスを制御するモードであるアクセス制御モードが通常モードであるか、或いはスキップモードであるかを判断する。記憶制御部１３０は、アクセス制御モードがスキップモードである場合には、スキップアドレスを開始アドレスとして記憶部１２０のアクセス制御を行う。 （もっと読む）

【課題】ライトパラメータを効率よく探索することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、パラメータセットを初期値から変更して生成した新たな２以上のパラメータセットを用いて半導体メモリセルに情報を書き込み、その半導体メモリセルについて変換回路の出力を取得し、変換回路の出力の最大値が得られたパラメータセットと、最小値が得られたパラメータセットとをパラメータ空間上で結ぶ延長上に位置する、他のパラメータセットを、新たな初期値として設定して検証を再実施し、書き込んだ情報と読み出した情報が一致する半導体メモリセルについては、初期値を用いた検証を終了する。 （もっと読む）

【課題】信頼性を向上させることができる不揮発性メモリ装置の提供。
【解決手段】メモリセルアレイの選択されたページからデータを読み出すか、或いはメモリセルアレイの選択されたページへ書き込むように構成されたページバッファ回路と、選択されたページに割り当てられたシードに基づいて、ページバッファ回路へ伝送されるか、或いはページバッファ回路から伝送されるデータをランダム化及びデランダム化するように構成されたランダム化及びデランダム化回路と、を有し、選択されたページは複数のセグメントで構成され、ランダム化及びデランダム化回路は、選択されたページに割り当てられたシードに基づいて選択されたページのアクセス要請されたセグメントの各々に対するランダムシークェンスを生成するように構成され、シードにしたがって反復的に生成されたランダムシークェンスに基づいて各アクセス要請されたセグメントのデータをランダム化及びデランダム化するように構成される。 （もっと読む）

【課題】入力信号を的確なタイミングで取り込むことを可能にする。
【解決手段】第１入力回路１０は、入力信号ＩＯを検知して入力信号と同相の第１出力信号Ｄｉｎを出力する。第２入力回路２０は、第１ストローブ信号ＤＱＳを検知しての第２出力信号／ＤＱＳｉを出力する。第３入力回路３０は、第１ストローブ信号を反転した第２ストローブ信号ＢＤＱＳを検知して第３出力信号／ＢＤＱＳｉを出力する。データラッチ回路７０は、第１ラッチ回路Ｌ１及び第２ラッチ回路Ｌ２を含み、第１出力信号、第２出力信号及び第３出力信号に基づき、第１ラッチ回路又は第２ラッチ回路のいずれか一方に第１出力信号をラッチさせ、他方への第１出力信号の入力を許容する。 （もっと読む）

【課題】プログラム後の読み出し不良をプログラム動作の終了前に判定する。
【解決手段】実施形態に係わる不揮発性半導体メモリは、選択ワード線に対する書き込みパルスの印加とベリファイ読み出し動作とを繰り返す第１の手段（ステップＳＴ１〜ＳＴ５）と、ベリファイ回路によりプログラムデータの記録が完了と判断された後に選択メモリセルに対して読み出し動作を行う第２の手段（ステップＳＴ６）と、この読み出し動作により読み出されたデータとプログラムデータとが一致するときに外部コントローラにプログラム動作がパスしたことを示すステータス情報を出力し、両者が一致しないときに外部コントローラにプログラム動作がフェイルしたことを示すステータス情報を出力する第３の手段（ステップＳＴ７）とを備える。 （もっと読む）

【課題】 １つをメモリブロックの書き込み動作中に、別のメモリブロックの読み出し動作を実行することで、アクセス効率を向上する。
【解決手段】 半導体メモリは、複数ビットの書き込みデータおよび書き込みデータのパリティデータをビット毎に保持する複数のメモリ領域を有する複数のメモリブロックを有している。書き込みコマンドに応答して、メモリブロックの１つである書き込みメモリブロックのメモリ領域に、書き込みデータおよびパリティデータが順に書き込まれる。読み出しコマンドに応答して、書き込みメモリブロックを除くメモリブロックの１つにおいて、書き込みデータおよびパリティデータが供給されていないデータ線に対応するメモリ領域からデータが読み出され、書き込み動作により読み出させないデータが再生される。これにより、書き込み動作と並行して読み出し動作を実行できる。 （もっと読む）

【課題】半導体メモリにおけるシリアルデータリンクインターフェイスとメモリバンクとの間のデータ転送を制御する装置、システム、および方法が開示される。
【解決手段】一例では、リンクがバンクと独立している、複数のシリアルデータリンクおよび複数のメモリバンクを備えるフラッシュメモリ装置が開示される。エコー信号ラインを使用して、フラッシュメモリ装置をデイジーチェーン構成においてカスケードし、メモリ装置間で連続的に通信してもよい。さらに、単一リンクを使用して複数のリンクをエミュレートする仮想複数リンク構成が記載されている。 （もっと読む）

【課題】 不揮発性メモリ用の高速ファンアウトシステムアーキテクチャおよび入出力回路を提供する。
【解決手段】 さまざまな実施形態において、複数の不揮発性メモリデバイス、例えばＮＡＮＤフラッシュメモリデバイスが、ファンアウト構造でホストコントローラデバイスに接続され得る。ファンアウト構造によると、各メモリデバイスは読み出し動作および／または書き込み動作を同時に実行できる。各不揮発性メモリデバイスは、高速入力回路および高速出力回路を有し得るので、メモリとの間のデータ転送は、フラッシュメモリ読み書きインターフェースの速度に制限されない。 （もっと読む）

【課題】 各種のデータ転送が可能な半導体記憶装置を提供する。
【解決手段】 メモリセルアレイ10は、複数の不揮発性メモリセルが配置されている。ＲＡＭ（Random Access Memory）30は、メモリセルアレイ10に書き込まれるデータ、又は読み出されたデータを保持する。制御部4は、ＲＡＭを用いた第１の動作モードと、ＲＡＭを用いない第２の動作モードを制御する。データ転送部17は、第２の動作モードにおいて、データの書き込み時、データバスDIRを介して入出力部40から供給されたデータをバッファ部12に転送し、バッファ部12に転送されたデータをエラー訂正部20に転送し、エラー訂正部20において、生成されたパリティデータをバッファ部12に転送する。 （もっと読む）

【課題】読み出し動作の信頼性が高い不揮発性半導体記憶装置、及び読み出し電圧検出方法を提供する。
【解決手段】不揮発性半導体記憶装置１００は、自装置の外部から第１データを取得するデータ入力バッファ１０２と、印加された電圧の電圧値に応じて第２データを出力する複数のメモリセルを有するＮＡＮＤメモリセルアレイ１０８と、選択されたページに属するメモリセルに電圧値が順次変化する電圧を印加するワード線電圧制御回路１０７と、メモリセルから取得した第２データのエラーを検出するエラー検出回路１０４と、メモリセルから第２データを出力させるための読み出し電圧の最適値をエラーが検出された際にメモリセルに印加されていた電圧の電圧値に基づいて検出するワード線電圧補正回路１０６と、最適値を表すコードを自装置の外部に出力するデータ出力バッファ１１１とを備える。 （もっと読む）

【課題】データのばらつきを有効に大きくすることができると共に、無駄なデータランダマイズ処理を防止することができる不揮発性半導体記憶装置を提供すること。
【解決手段】メモリセルアレイに書き込むべきデータのばらつきの度合いを表す指標を演算し、前記指標が所定値以上であるかどうかを判定する判定回路と、前記判定回路による判定の結果、前記指標が前記所定値以上である場合、前記データを前記メモリセルアレイにそのまま出力し、前記指標が前記所定値を下回る場合、前記データをランダマイズして前記メモリセルアレイに出力するランダマイズ回路とを備える。 （もっと読む）

【課題】書き込みデータにおける値の偏りを平準化する際に要する時間を短縮する。
【解決手段】半導体記憶装置は、第１の値と、第２の値とのいずれかを示すデータを記憶するメモリセルを複数有するメモリアレイと、メモリアレイに記憶させたデータにおいて、第１の値の数と、第２の値の数とのいずれが多いかを判定する転送済データ判定部と、外部から入力されるデータのデータ量がメモリアレイへの書き込み単位に達するごとに、メモリアレイに書き込むデータにおいて、第１の値と、第２の値とのいずれの値が多く含まれているかを判定する書込データ判定部と、転送データ判定部の判定結果及び書込データ判定部の判定結果に応じて、各ビットの値を反転させた書き込みデータと、書き込みデータとのいずれかを選択してメモリアレイに記憶させる書込データ選択部を備えている。 （もっと読む）

【課題】セットアップ及びホールド時間のマージンを確保する。
【解決手段】半導体記憶装置１は、第１のクロックを受け、かつデータの入出力を行う第１のバッファ１２を有する第１のメモリ１０と、データの入出力を行う第２のバッファ２２を有する第２のメモリ２０とを含む。第１のメモリ１０は、第１のクロックを用いて第２のメモリ２０に第２のクロックを転送する。第１のバッファ１２は、第１のクロックに応答して第２のメモリ２０にデータを転送する。第２のバッファ２２は、第２のクロックに応答してデータを受ける。 （もっと読む）

【課題】ＳＬＣフラッシュメモリとＭＬＣフラッシュメモリとのそれぞれのメリットを状況に応じて得る。
【解決手段】実施の形態によるメモリシステム１は、ＭＬＣフラッシュメモリ１１２と、ブロック管理部１０２と、転記部（１０７、１０８および１０９）と、を備える。ＭＬＣフラッシュメモリ１１２は、ＳＬＣモードおよびＭＬＣモードのいずれでもデータの書込みが可能な複数のブロックを含む。ブロック管理部１０２は、有効データを格納しないブロックをフリーブロックとして管理する。転記部は、ブロック管理部１０２が管理するフリーブロックの数が所定の閾値Ｔｂｆ以下である場合、有効データを格納する１つ以上の使用ブロックを転記元ブロックとして選択し、転記元ブロックに格納されている有効データをフリーブロックにＭＬＣモードで転記する。 （もっと読む）

【課題】ロックアップ時間無しでＤＤＲインターフェースを備えたメモリにアクセスすることのできるインターフェース回路及びインターフェース回路を備えるメモリコントローラを提供する
【解決手段】データストローブ信号（ＤＱＳ）の周期が基本クロックの周期の４ｎ倍（ｎは１以上の整数）になるようにする。このようにすることにより、データストローブ信号（ＤＱＳ）がハイレベルの期間又はローレベルの期間は、基本クロックの２ｎ周期分の期間と一致する。そして、データストローブ信号（ＤＱＳ）の立ち上がりエッジ又は立ち下がりエッジから基本クロックのｎ周期分に対応する時間が経過した時点を中心として、半周期分未満の時間差で読み出しデータ（ＤＱ）の信号がラッチする。 （もっと読む）

【課題】選択ワードラインへの供給動作電圧が、正か負かにより、ワードラインに接続された不揮発性メモリセルが、プログラミングされたか、消去されたかを判断する時間を調節する方法を提供する。
【解決手段】正スレショルド電圧を有し選択ワードラインとビットライン間に接続された不揮発性メモリセルにリード命令動作時、ワードラインに正リード電圧を供給し、ビットラインに接続されたページバッファに第１制御信号を供給する段階と、負スレショルド電圧を有するメモリセルにリード命令動作時、ワードラインに負リード電圧を供給し、ページバッファに第１、第２制御信号を供給する段階とを有し、第１制御信号は、第１ディスチャージ区間、第１プリチャージ区間、第１ディベロップ区間、及び第１感知区間を含む第１リード動作区間を定義し、第２制御信号は、第１リード動作区間より長い第２リード動作区間を定義する。 （もっと読む）

【課題】 特定の処理に続けて読み出されるデータを任意に指定することを可能とする不揮発性半導体記憶装置を提供する。
【解決手段】 不揮発性半導体記憶装置は、第１メモリ領域及び第２メモリ領域を少なくとも含むメモリ領域を有する。不揮発性半導体記憶装置は、前記第１メモリ領域に対する処理の実行を指示する特定コマンドに応じて、前記第１メモリ領域に対する処理が行われる場合に、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すように構成された制御部を備える。前記特定コマンドは、前記第１メモリ領域に対する処理に続けて、前記第２メモリ領域に格納されたデータを読み出すべきことを識別する識別情報を含む。 （もっと読む）