【課題】アプリケーションの起動を迅速に行うとともに、終了後にアプリケーションの動作の痕跡を残さないシンクライアントシステムを提供する。
【解決手段】シンクライアント用ＯＳ６１、通信アプリケーション６３やネットワーク設定アプリケーション６４等の全てのアプリケーションが含まれるシンクライアント用ファイルシステム５５を格納した外部記憶装置１１をクライアント端末９に装着して起動し、クライアント端末９のＲＡＭ４３のＲＡＭディスク８０上にシンクライアント用ファイルシステム５５を展開する。クライアント端末９は、ＲＡＭディスク８０上のシンクライアント用ＯＳ６１を実行し、ネットワーク１３を介してシンクライアントサーバ３にリモートアクセスする。 （もっと読む）

【課題】相変化メモリのプログラムデータ異常によって引き起こされる誤動作を確実に防止できる電子機器、メモリ制御方法及びプログラムを提供する。
【解決手段】変化メモリと、初回起動の時点で所定の動作プログラムが格納されている記憶手段と、初回起動のとき、記憶手段に格納されている動作プログラムが相変化メモリへ転送されたか否かを判断し、判断の結果、動作プログラムが未転送である場合、記憶手段に格納されている動作プログラムを相変化メモリへ転送し、格納する制御手段と、を有する。 （もっと読む）

【課題】小さい容量の外部メモリに、複数の更新用ソフトウェアを格納させる。
【解決手段】携帯電話端末１０のソフトウェアを構成する基本プログラム共通コードＰｃ１、固定共通コードＤｔ １、差分コードＤｄ１、差分コードＤｄ２を格納した外部メモリ１１と、基本プログラム共通コードＰｃ１を外部メモリ１１から携帯電話端末内１０に読み込むソフトロード処理を行うソフトロードプログラムＰｇ１を有する情報処理装置２０とした。また、携帯電話端末１０のソフトウェアを構成する基本プログラム共通コードＰｃ１、固定共通コードＤｔ １、差分コードＤｄ１、差分コードＤｄ２、ソフトロード実行プログラムＰｇ１を格納した外部メモリ１１と、基本プログラム共通コードＰｃ１を外部メモリ１１から携帯電話端末内１０に読み込むソフトロード処理を行うソフトロードプログラムＳｄ１を有する携帯電話端末１０とした。 （もっと読む）

【課題】スレーブデバイスのアドレスビット長に依存せずにブートアップ処理を行うことができる情報処理装置を提供する。
【解決手段】情報処理装置は、アドレスの各ビットをシリアルに送信し、データの各ビットをシリアルに受信するシリアルインターフェースと、起動プログラムを格納するブートメモリと、起動時に起動プログラムを実行して起動時処理を行なう制御回路とを含み、制御回路は、起動時処理において、第１のタイミングを開始タイミングとしてシリアルインターフェースがシリアルに受信するデータが所定のデータに一致するか否かを判断し、データ不一致の場合には、第２のタイミングを開始タイミングとしてシリアルインターフェースがシリアルに受信するデータが所定のデータに一致するか否かを判断することを特徴とする。 （もっと読む）

【課題】命令セットの異なる２つのコンフィギュラブルプロセッサをスリムなシステム構成でブートできる。
【解決手段】マルチプロセッサシステム１０は、基本命令セットと該基本命令セットとは異なる自己に固有の第１追加命令セットとを有する第１サブプロセッサ２１と、基本命令セットと該基本命令セットとは異なる自己に固有の第２追加命令セットとを有する第２サブプロセッサ２２と、第１及び第２サブプロセッサ２１，２２に接続され第１及び第２追加命令セットを使用せず基本命令セットを使用して作成されたマシンコードのブートプログラムを格納するブートＲＯＭ３４とを備えている。そして、第１及び第２サブプロセッサ２１，２２は、ブートを実行するときに、ブートＲＯＭ３４に記憶されたマシンコードのブートプログラムにしたがってブートを実行する。 （もっと読む）

【課題】アプリケーションプログラムの起動時間を短縮する。
【解決手段】アプリケーションプログラムのローディング処理を行うアプリケーションプログラムのローディングステップと、前記アプリケーションプログラムが使用する変数の初期化を行う変数初期化ステップとを含む。前記ローディングステップと前記変数初期化ステップとを前記ブートローダによって並列に実行させる。 （もっと読む）

【課題】プロセッサが所定の制御プログラムを実行することによって動作制御される電子機器において、汎用性の高い制御系を構築することのできる技術を提供する。
【解決手段】電子機器１の電源が投入されると、ＣＰＵコア１０１はブートＲＯＭ１０３に記憶されたブートプログラムを実行する。ブートプログラムにより、フラッシュＲＯＭ１１２に記憶されたＲＡＭコントローラ１０４を初期化するための初期化プログラムがＳＲＡＭ１０２に転送され実行される。これによりＲＡＭコントローラ１０４がＳＤＲＡＭ１１１の種類やサイズに適合するように初期化されてＳＤＲＡＭ１１１へのアクセスが可能な状態となる。以後、圧縮データとしてフラッシュＲＯＭ１１２に記憶された制御プログラムが伸長されてＳＤＲＡＭ１１１上に復元され、復元された制御プログラムが実行されることで通常動作状態となる。 （もっと読む）

【課題】組み込みプログラムをＲＯＭからＲＡＭにコピーして実行するコンピュータにおいて、必要なＲＯＭ容量及びＲＡＭ容量を低減させる。
【解決手段】マイクロコンピュータ１０が、組み込みプログラム３が格納されたＲＯＭ２と、ＲＡＭ４とを備えている。組み込みプログラム３は、ＲＡＭ４にコピーされるべきプログラム部分と、前記プログラム部分が配置されるべきＲＡＭ配置アドレスが記述されたアドレス管理リストと、前記プログラム部分をＲＡＭ４にコピーするためのコピー関数とを有している。前記プログラム部分のヘッダには第１シンボルが定義され、前記プログラム部分のボトムには第２シンボルが定義、組み込みプログラム３のうちの、ＲＯＭ２において前記第１シンボルが配置されたアドレスからＲＯＭ２において前記第２シンボルが配置されたアドレスまでの部分を、ＲＡＭ４の前記ＲＡＭ配置アドレスを宛先としてコピーする。 （もっと読む）

【課題】外部メモリから必要なデータを短時間にダウンロードすることができる電子機器及びブート処理方法並びにブート処理プログラムを提供すること。
【解決手段】主電源の投入が行われたことに応じて外部メモリ１００が装着されていることを確認する外部メモリ確認部２００と、外部メモリ１００が装着されていることが確認されたときに外部メモリ１００の管理情報領域にアクセスして所定の管理情報を読み込む管理情報読込部２０１と、管理情報読込部２０１により読み込まれた所定の管理情報の中から認証ファイルを検索する検索部２０２と、検索部２０２により検索された認証ファイルにより認証を行う認証部２０３と、認証部２０３により認証が完了したときに外部メモリ１００のデータ領域にアクセスして所定の実データを読み込むデータ読込部２０４と、データ読込部２０４により読み込まれた実データをメモリ２０６に書き込む書込部２０５と、を備える。 （もっと読む）

【課題】ブートコードの伝送に必要な回路及び配線部分は、電子計算機における基板設計の自由度を低下させない電子計算機を実現する。
【解決手段】電子計算機１は、ブートコードが記憶されているROM１３と、プロセッサ１１と、プロセッサ１１がアクセス可能なRAM１５と、ブートコードをROM13から読み出してRAM１５に格納し、プロセッサ１１を起動するシステムコントローラ１２とを有し、ブートコードのデータは、RAM１５とシステムコントローラ１２の間で、シリアル信号で伝送される。 （もっと読む）

【課題】カードの起動処理中に障害やエラーの発生により再起動された場合に、起動に必要なプログラムやデータへのアクセスを高速化することで、起動処理に要する時間を短縮する起動装置等を提供する。
【解決手段】複数の電子デバイスを備えるカードを起動する起動装置２００において、カードを起動に必要な基本データを不揮発性にて格納する記憶媒体２０１と、起動処理を管理して制御するブート管理用デバイス２０２と、前記複数の電子デバイスをバスの種別毎にグループ化し、当該グループ毎にブート管理用デバイス２０２と当該バスで接続され、前記基本データを一時データとして揮発性にて格納するメモリ２０８ａ〜２０８ｃとを備え、前記ブート管理用デバイス２０２が、当該カードの起動時に各電子デバイスに基本データを送信し、前記メモリ２０８ａ〜２０８ｃに同一の基本データを一時データとして送信し、当該一時データを用いて再起動の処理を行う。 （もっと読む）

【課題】リムーバブルメディアからコンピュータの揮発性の記憶手段にプログラムをロードする際のブートシーケンスやロードアドレスを柔軟に変更することができるコンピュータシステムを得ること。
【解決手段】スイッチ監視回路１３は、Ｐｏｗｅｒスイッチ１１およびＲｅｓｅｔスイッチ１２の状態を監視して両スイッチの状態の組み合わせに応じたステータスをＣＰＵ１６に通知する。ローダプログラム１４１を実行することでローダ部として動作するＣＰＵ１６は、ステータスに基づいてリムーバブルメディア２に格納されたＯＷＯＮ．ＢＴＦ２１に登録されたＯＳ１．ＢＴＦ２２−１、ＤＩＡＧ．ＢＴＦ２２−２、ＨＷＭＯＮ．ＢＴＦ２２−３、ＯＳ２．ＢＴＦ２２−４の何れかのファイル名を選択し、選択したファイルに登録されたプログラムファイルをリムーバブルメディア２からＲＡＭ１５にロードする。 （もっと読む）

【課題】ブートプログラムとメインプログラムとが格納されたシリアルインタフェースの不揮発性メモリと、揮発性メモリとが接続される半導体集積回路装置であって、外部部品の増加を招くことがなく、かつ、設計期間の短縮化を図ることができ、かつ、ブートプログラムの改版時にレチクル費用が発生しないようにした半導体集積回路装置を提供する。
【解決手段】システムＬＳＩ２は、シリアルFlashメモリ３用のインタフェースであるブートローダ８を設け、シリアルFlashメモリ３からブートプログラムをリードし、該リードしたブートプログラムを実行してシリアルFlashメモリ３内のメインプログラムをＳＤＲＡＭ４にコピーする。 （もっと読む）

【課題】媒体を加熱定着するヒータの温度制御プログラムを非圧縮プログラムとして不揮発性メモリに記憶させることによって、圧縮されて不揮発性メモリに記憶されているプログラムが伸長される前にヒータの温度制御プログラムを実行してヒータのウォームアップを開始することができ、電源が投入されてから印刷可能となるまでの時間を短縮することができるようにする。
【解決手段】媒体を加熱定着するヒータを有する画像形成装置１０であって、前記ヒータの温度制御プログラムを含む非圧縮プログラムと圧縮プログラムとを記憶する不揮発性メモリ１２と、実行するプログラムを展開する揮発性メモリ１３と、前記非圧縮プログラムを揮発性メモリ１３上に展開し、前記ヒータの温度制御プログラムを実行するとともに、前記圧縮プログラムを伸長して揮発性メモリ１３上に展開する制御部とを有する。 （もっと読む）

【課題】 携帯電話機内のメモリにロード（ソフトロード）するためのプログラムが記憶された外部メモリが流出した場合でも、第三者がこの流出した外部メモリを用いて行う不正なソフトロードを極力防止可能とする。
【解決手段】 ソフトロードするプログラムが記憶された外部メモリには、当該外部メモリに記憶されているプログラムのソフトロードを許可する期間を示す有効期間情報が付されている。この外部メモリからソフトロードを行う場合、携帯電話機は、ＲＴＣで計時されている現在時刻を取得し、この取得した現在時刻の日付が、上記外部メモリに付されている有効期間内である場合のみ、ソフトロードを実行する。これにより、外部メモリが流出した場合でも、この外部メモリを用いたソフトロードが実行可能な期間を、上記有効期間内に制限することができ、第三者が不正にソフトロードを実行する不都合を極力防止することができる。 （もっと読む）

【課題】短時間で起動できる携帯型情報読取端末を提供する。
【解決手段】電源が投入された後、ＣＰＵ２２によるハードウェアの初期化と並行して、ＤＭＡＣ２４がフラッシュＲＯＭ３２の制御プログラムをＳＤＲＡＭ３４へＤＭＡ転送し、制御プログラムの転送の完了が検出されたときに、ＣＰＵ２２が制御プログラムによる制御処理を開始する。ハードウェアの初期化と並行して、フラッシュＲＯＭ３２の制御プログラムをＳＤＲＡＭ３４へＤＭＡ転送するため、ハードウェアの初期化と制御プログラムの転送とを逐次的に行うのと比較して、起動時間を短縮することができる。 （もっと読む）

【課題】起動時間を短縮するコンピュータシステムを提供する。
【解決手段】ブートプログラムが格納されたＲＯＭ（Read Only Memory）１２０と、ＲＡＭ（Random Access Memory）１１０と、ＲＯＭ１２０からデータの読み出しを行うＲＯＭコントローラ１０３と、ＲＡＭ１１０へのデータ書き込み及び読み出しを行うＲＡＭコントローラ１０２と、ＲＯＭ１２０からＲＡＭ１１０へのデータのＤＭＡ（Direct Memory Access）転送制御を行うＤＭＡコントローラ１０４と、制御レジスタ１０５を含む中央演算装置１０１と、を備え、電源供給に伴い制御レジスタ１０５にアドレス値がセットされ、前記アドレス値に基づくＲＯＭ１２０からＲＡＭ１１０への前記ブートプログラムのＤＭＡ転送と、中央演算装置１０１によるＲＯＭ１２０のリセットベクタに格納されたプログラムの実行とが並列に行われる。 （もっと読む）

【課題】マルチプロセッサ装置において、プロセッサ数が多くなった場合はＲＡＭの個数も同様に増加して小型化や省電力化を実現することができない。
【解決手段】第１のプロセッサ１に接続された複数のプロセッサが実行する命令を格納する命令記憶装置４と、命令記憶装置の内容が転送され複数のプロセッサが命令実行時に命令を取り出す命令実行メモリ５と、第２のプロセッサ２と第３のプロセッサ３の命令先頭アドレスを格納する第２のプロセッサ対応のアドレス格納メモリ６と第３のプロセッサ対応のアドレス格納メモリ７と、複数のプロセッサから命令実行メモリへのアクセスの調停と第１のプロセッサ１から第２のプロセッサ対応のアドレス格納メモリ６と第３のプロセッサ対応のアドレス格納メモリ７へのアクセスを制御するメモリ制御回路８を備える。 （もっと読む）

【課題】ダウンロードしたデータの更新の失敗及びデータを格納するメモリの故障によるセットの停止を回避する。
【解決手段】サーバ７００から送信された更新データを不揮発性メモリ５３に格納するデータ取得手段と、不揮発性メモリ５３に記憶される更新データにチェックコードを付与させて、更新データのエラーを検出するエラー検出手段と、更新データの検出結果がエラーである場合は、サーバ７００から再度、更新データを取得して、揮発性メモリ５４に格納させる第二データ取得手段とを有する。 （もっと読む）

【課題】複数のＣＰＵの利用を前提として起動時間を短縮する。
【解決手段】第１および第２のＣＰＵの各ＣＰＵが実行するプログラムは、圧縮コードとして不揮発性メモリに記憶されている。各ＣＰＵはブート処理において、不揮発性メモリから圧縮コードを読み出して解凍してＲＡＭにプログラムを展開する際、圧縮コードを所定量バッファメモリに格納した後、再度、不揮発性メモリから次の圧縮コードを読み出そうとした場合に、他方のＣＰＵとの間に前記不揮発性メモリへのアクセスが競合したとき（ＮＡＮＤコントローラｂｕｓｙ）、バッファメモリの自己の領域に記憶された圧縮コードの解凍処理を実行する。 （もっと読む）