【課題】電気的に機能を共有する画素構造である場合、他の機能を共有する画素も欠陥画素となる可能性が高いことを考慮して欠陥画素を検出する撮像装置を提供する。
【解決手段】欠陥画素検出対象画素Ｇ３２が事前に記憶されている欠陥画素でない場合、システム制御部１５は、他のＦＤ共有画素Ｂ２２、Ｂ４２、Ｇ５２の中に、事前に記憶されている欠陥画素が１つもない場合、あるいは欠陥画素の数が値１である場合、第１の欠陥画素検出処理として、画素Ｇ３２を中心とし、４方向にメディアンフィルタ処理を施す（Ｓ５）。ＦＤ共有画素Ｂ２２、Ｂ４２、Ｇ５２のうち２つの画素が事前に記憶されている欠陥画素である場合、システム制御部１５は、第２の欠陥画素検出処理として、ＦＤ共有画素方向を除く、他の３方向にメディアンフィルタ処理を施す（Ｓ６）。欠陥画素であると判断された場合、システム制御部１５は、欠陥画素補正処理を行う（Ｓ９）。 （もっと読む）

【課題】サンプルホールド回路を備える固体撮像装置であって、ＣＣＤの電源のオン／オフ時に発生する過大な電圧が外部へ出力されることを防止することのできる固体撮像装置を提供する。
【解決手段】実施形態の固体撮像装置は、ＣＣＤの出力をサンプリングするサンプリング用トランジスタＭＴ１およびサンプリングされた電圧を保持するキャパシタＣを有するサンプルホールド回路１と、サンプリング用トランジスタＭＴ１のスイッチングを制御するスイッチング制御部２と、を備えている。スイッチング制御部２が、ＣＣＤの電源電圧の立ち上り期間および立ち下り期間は、サンプリング用トランジスタＭＴ１をオフさせる。 （もっと読む）

【課題】撮像領域の大型化による信号遅延の影響を低減するために有利な固体撮像装置を提供する。
【解決手段】複数の撮像ブロックを配列して構成される撮像領域を有する固体撮像装置において、前記複数の撮像ブロックの各々は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイと、前記複数の列のそれぞれに対応して設けられた複数の垂直信号線と、前記複数の垂直信号線に共通に設けられ、前記複数の垂直信号線に読み出された信号が読み出される水平出力線と、第１走査回路と、第２走査回路とを有し、前記第１走査回路からの駆動パルスに従って、前記画素アレイの選択された行に属する画素の信号が複数の垂直信号線に読み出され、前記第２走査回路からの駆動パルスに従って、前記複数の垂直信号線に読み出された信号が順次に水平信号線に読み出され、前記画素アレイの行方向における長さが前記画素アレイの列方向における長さよりも小さい。 （もっと読む）

【課題】互いに感度が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術を提供することを目的とする。
【解決手段】各々が光電変換素子を有する複数の画素と、複数の画素の信号を増幅して出力する増幅回路とを備える固体撮像装置が提供される。複数の画素は、第１感度を有する第１光電変換素子を含む第１画素と、第１感度よりも高い第２感度を有する第２光電変換素子を含む第２画素とを含む。増幅回路は、第１画素から出力された信号を第１ゲインで増幅し、第２画素から出力された信号を第１ゲインよりも小さい第２ゲインで増幅する。 （もっと読む）

【課題】ピクセル構造と関係なくビニング機能を行うことが可能であり、既存のカラム読出回路の役割とビニング回路の役割を果たし得るイメージセンサのカラム回路およびビニング回路を提供する。
【解決手段】本発明は、第１カラムラインに対する読出しを担当し、第１電流源と第１キャパシタを備える第１カラム読出回路と、第２カラムラインに対する読出しを担当し、第２電流源と第２キャパシタを備える第２カラム読出回路とを備え、ビニングモード時に、第１フェーズで前記第１カラムラインでは２以上のピクセルからデータが出力されて前記第１キャパシタに保存され、第２フェーズで前記第２カラムラインでは２以上のピクセルデータが出力されて前記第２キャパシタが保存され、第３フェーズで前記第１キャパシタと前記第２キャパシタ間に電荷が共有される。 （もっと読む）

【課題】電荷電圧変換部同士の間をオンオフする連結トランジスタを有する固体撮像素子において画質を向上させ、かつ、画素ブロックにおける各画素信号のばらつきを低減させる。
【解決手段】垂直走査回路は、n+1行目の画素ブロックの転送トランジスタＴＸＡ，ＴＸＢを互いに異なるタイミングで順次オンさせる。垂直走査回路は、各転送トランジスタＴＸＡ，ＴＸＢのオン期間の前の所定期間（期間t12-t13及び期間t16-t17）にn+1行目のリセットトランジスタＲＥＳをオンさせる。n+1行目の画素ブロックの転送トランジスタＴＸＡのオン期間の直前のn+1行目のリセットトランジスタＲＥＳのオン期間t12-t13の長さは、オン期間t16-t17の長さと同一にされる。垂直走査回路は、n+1行目の画素ブロックのリセットスイッチＲＥＳのオン期間t12-t13に、n行目及びn+2行目の画素ブロックのリセットスイッチＲＥＳをオンさせる。 （もっと読む）

【課題】電源線および接地線の電位変動に起因する画質の劣化を抑制するための有利な技術を提供する。
【解決手段】複数の行および複数の列を構成するように複数の単位セルが配列された画素アレイを有する固体撮像装置は、前記複数の単位セルの各々は、画素を含み、前記画素は、光電変換素子と、前記光電変換素子で発生した電荷に応じた信号を出力する画素内読出回路とを含み、前記複数の単位セルは、電源線および接地線を介して電力が供給され、前記複数の単位セルの少なくとも１つの単位セルは、前記電源線に接続された第１電極と前記接地線に接続された第２電極とを有する容量素子の少なくとも一部分を含む。 （もっと読む）

【課題】高画質化に有利な技術を提供する。
【解決手段】複数の行および複数の列を構成するように複数の画素が配列されるとともに複数の列信号線が配置された画素アレイを有する固体撮像装置において、前記複数の画素の各々は、半導体基板に形成された第１導電型の第１ウェルと前記第１ウェルの中に配置された前記第１導電型とは異なる第２導電型の不純物領域とを含む光電変換素子と、前記光電変換素子で発生した電荷に応じた信号を前記列信号線に出力する画素内読出回路とを含み、前記画素内読出回路は、前記第１導電型の第２ウェルに配置された回路素子を含み、前記第１ウェルと前記第２ウェルとが前記第２導電型の半導体領域によって分離されている。 （もっと読む）

【課題】信号レベルが小さい時の画質の低下を抑制しつつ、シングルスロープ型ADCを高速化する。
【解決手段】画素ＰＣと、基準ランプ発生回路６と、カラムＡＤＣ回路３が設けられている。画素ＰＣは、光電変換された信号を出力する。基準ランプ発生回路６は、第１のランプ波ＶｒａｍｐＵと、第１のランプ波ＶｒａｍｐＵよりもステップ幅の小さい第２のランプ波ＶｒａｍｐＬとを生成する。カラムＡＤＣ回路３は、画素ＰＣから出力された信号の信号レベルに基づいて第１のランプ波ＶｒａｍｐＵと第２のランプ波ＶｒａｍｐＬとを切り替えてから信号レベルと比較することにより、画素ＰＣの信号成分をＣＤＳにて検出する。 （もっと読む）

【課題】光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術を提供することを目的とする。
【解決手段】光電変換素子をそれぞれ有する複数の画素と、光電変換素子を覆う遮光層とを備える固体撮像装置が提供される。遮光層は、複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、入射光の残り部分を通すための開口部とを有し、複数の画素は、光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、光電変換素子の平面視における面積の大きい画素ほど遮光部の面積が大きい。 （もっと読む）

【課題】ノイズを抑制する固体撮像装置を提供する。
【解決手段】画素１１は、リセットトランジスタ１１７、選択トランジスタ１１５及び、増幅トランジスタ１１３、および光電変換部１１１を有し、光電変換部１１１は、光電変換する光電変換膜４５と、光電変換膜の半導体基板側の面に形成された画素電極４６と、光電変換膜の画素電極と反対側の面に形成された透明電極４７とを有し、リセットトランジスタ１１７のゲートに印加される行リセット信号の振幅は、（ａ）増幅トランジスタのドレインに印加される最大電圧、（ｂ）選択トランジスタのゲートに印加される最大電圧、（ｃ）反転増幅器に印加される電源電圧、および（ｄ）透明電極に印加される最大電圧の少なくとも１つよりも小さい。 （もっと読む）

【課題】 チップ面積を大きくすること無く、偽信号の発生を抑制することが可能な個体撮像装置を提供する。
【解決手段】 本発明は、複数の光電変換部が配された第１の基板と、読み出し回路及び並列処理回路が配された第２の基板とを有する固体撮像装置であって、前記複数の並列処理回路に直流電圧を供給する直流電圧供給配線を有し、該直流電圧供給配線は、第１の基板に配された第１の導電パターンと、前記第２の基板に配された第２の導電パターンとを、電気的に接続することにより構成されることを特徴とする。 （もっと読む）

【課題】ノイズによる影響を精度良く抑制できる固体撮像装置を提供する。
【解決手段】本発明に係る固体撮像装置１００は、行列状に配置された複数の画素３と、複数の画素３の列ごとに対応して設けられ、対応する列の画素３からの画素信号を垂直方向に伝達する垂直転送線４と、垂直転送線４により伝達された画素信号を保持する保持回路５と、保持回路５で保持された画素信号を水平方向に伝達する水平転送線８と、水平転送線８とほぼ平行に水平転送線８に隣り合って配置され、かつ、水平転送線８とほぼ同じ長さを有し、ノイズを検知するダミー水平線９と、デジタル信号を処理する信号処理回路１６とを有し、信号処理回路１６は、ダミー水平線９により検知されたノイズに基づき、水平転送線８により伝達された画素信号のノイズキャンセルを行う。 （もっと読む）

【課題】半導体装置において、キャパシタを用いて半導体装置内で信号レベルをシフトさせた場合の帯域、感度の特性劣化を抑制する。
【解決手段】半導体装置１は、第１回路５１から第２回路５２までの信号の信号経路８１，８２に対して直列に接続された一対の対向電極１１２，１１３を有し、信号経路８１，８２を伝播する信号のレベルをシフトするキャパシタ５３と、一対の対向電極と重ねて形成されるシールド部５５とを有する。シールド部５５の電位は、信号経路８１，８２を伝播する信号に追従して変化する。 （もっと読む）

【課題】強いスポット光による画質の低下を防止することができる固体撮像装置を提供することを課題とする。
【解決手段】各々に、複数の画素の信号が出力される複数の信号線（１１０）と、複数の信号線の各々から出力される信号を保持する複数の第１の保持容量（２１４）と、複数の信号線及び複数の第１の保持容量の間に設けられ、各々が第１のＮＭＯＳトランジスタ（２１２ｎ）及び第１のＰＭＯＳトランジスタ（２１２ｐ）を有する、複数の第１のＣＭＯＳスイッチと、複数の第１のＮＭＯＳトランジスタのゲートに電気的に接続される第１の制御線と、複数の第１のＰＭＯＳトランジスタのゲートに電気的に接続される第２の制御線とを有し、第１の制御線及び第２の制御線には、第１のＮＭＯＳトランジスタがオフするタイミングと第１のＰＭＯＳトランジスタがオフするタイミングとがずれるように、異なるタイミングの信号が供給される固体撮像装置が提供される。 （もっと読む）

【課題】グランド線上で発生するＩＲドロップの問題を解消するとともに、レイアウトサイズの増大を抑制し且つ消費電力を低減する。
【解決手段】撮像素子１００を、画素アレイ部１と、第１電流源２１と、第１グランド線ＧＬと、第１スイッチ２２と、第１容量素子２４と、第２スイッチ２３と、電流制御回路５とを備える構成とする。そして、電流制御回路５は、第１容量素子２４の充電動作を行う第１期間では第１スイッチ２２をオフ状態にし且つ第２スイッチ２３をオン状態にし、画素信号を読み出す第２期間では第１スイッチ２２をオン状態にし且つ第２スイッチ２３をオフ状態にする。 （もっと読む）

【課題】 アクティブフォトセンサーピクセル、アクティブフォトセンサーアレイ及びフォトセンシング方法を提供する。
【解決手段】 本発明は二端子フォトセンサートランジスタと駆動トランジスタとを含むアクティブフォトセンサーピクセルを提供し、二端子フォトセンサートランジスタは第一ノードに結合する第一ターミナルと、選択信号線に接続する第二ターミナルと、第一ノードに接続する制御ターミナルとを有する。駆動トランジスタは第一参考電圧に結合する第一ターミナルと、出力信号線に結合する第二ターミナルと、第一ノードに接続する制御ターミナルとを有する。 （もっと読む）

【課題】光電変換装置におけるノイズを低減する。
【解決手段】画素アレイの選択された画素から列信号線を介して、第１期間に第１信号を読み出し、第２期間に第２信号を読み出す読み出し部と、出力部とを有する光電変換装置は、第１伝達線と第２伝達線とを含む伝達線対を備え、第１伝達線は、第１配線パターンと、第２配線パターンと、第１接続部と、第２接続部とを含み、第２伝達線は、第３配線パターンと、第４配線パターンと、第３接続部と、第４接続部とを含み、伝達線対は、ツイスト構造を構成するように、第２配線パターンと第３配線パターンとが交差する第１交差部と、第２配線パターンと第４配線パターンとが並走する並走部と、第１配線パターンと第４配線パターンとが交差する第２交差部とを含み、第２接続部および第４接続部は、並走部に配置されている。 （もっと読む）

【課題】散乱光による画像のぼやけを抑制するイメージセンサ及び撮像装置を提供する。
【解決手段】結像面４２に垂直な光電界成分より前記結像面に並行な光電界成分に弱く応答する第１光検出器３８と、前記第１光検出器の一面に設けられ且つ応答の偏波依存性が前記第１光検出器より小さい第２光検出器４０とを有する画素と、前記第１光検出器の出力信号に基づく第１画素信号と、前記第２光検出器の出力信号に基づく第２画素信号とを前記画素から読み出す周辺回路部を備える。 （もっと読む）

【課題】ダイナミックレンジを拡大することができる光電変換装置を提供することを課題とする。
【解決手段】２次元行列状に配列され、光電変換部の光電変換により生成された信号を出力する複数の画素（１０１）と、前記複数の画素のうちの選択された行の各列の画素から出力される信号を増幅する演算増幅器（３０６）を有する複数の信号処理回路（１０２）とを有し、前記画素は、前記画素をリセットするためのリセットスイッチ（２０４）を有し、前記信号処理回路は、前記リセットスイッチによりリセットしたことに基づく前記画素の出力信号を前記演算増幅器で増幅する際のＤＣ電圧と、前記光電変換に基づく前記画素の出力信号を前記演算増幅器で増幅する際のＤＣ電圧とを異ならせることを特徴とする光電変換装置が提供される。 （もっと読む）