固体撮像装置及び撮像システム
【課題】光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術を提供することを目的とする。
【解決手段】光電変換素子をそれぞれ有する複数の画素と、光電変換素子を覆う遮光層とを備える固体撮像装置が提供される。遮光層は、複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、入射光の残り部分を通すための開口部とを有し、複数の画素は、光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、光電変換素子の平面視における面積の大きい画素ほど遮光部の面積が大きい。
【解決手段】光電変換素子をそれぞれ有する複数の画素と、光電変換素子を覆う遮光層とを備える固体撮像装置が提供される。遮光層は、複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、入射光の残り部分を通すための開口部とを有し、複数の画素は、光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、光電変換素子の平面視における面積の大きい画素ほど遮光部の面積が大きい。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年、固体撮像装置に用いられるセンサパネルの大型化が進んでいる。センサパネルの大型化に伴って、複数の撮像素子ブロックをタイル状に貼り合わせることによって大型のセンサパネルを実現する技術が一般的になっている。複数の撮像素子ブロックを貼り合わせる際にいくつかの問題が生じることが知られている。特許文献１は、走査回路等が画素アレイの外周部に配置された撮像素子ブロックを貼りあわせた場合に、撮像素子ブロック間にライン欠陥が生じてしまうことを問題とする。この問題を解決するために、特許文献１では、図７に示されるように、単位セル内に走査回路等を配置する。単位セル内に走査回路等を配置した結果、走査回路等を含む単位セルの光電変換素子の平面視における面積は、走査回路等を含まない単位セルの光電変換素子の平面視における面積よりも小さくなる。また、特許文献２では、撮像素子ブロックの間の隙間を挟んで隣接する画素の間隔は、撮像素子ブロック内で隣接する画素の間隔よりも広くなるため、画像に歪みが生じることを問題とする。この問題を解決するために、特許文献２では図７に示されるように、撮像素子ブロックの縁に最も近い画素の光電変換素子の平面視における面積を他の画素の光電変換素子のものよりも小さくする。それにより、複数の撮像素子ブロックにわたって光電変換素子の重心間の距離を均一にしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−９０４６２号公報
【特許文献２】特開２００２−４４５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように、光電変換素子の面積が異なる画素を固体撮像装置が含む場合に、画素間で感度のばらつきが生じてしまう。そこで、本発明は、光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の一つの側面に係る固体撮像装置は、光電変換素子をそれぞれ有する複数の画素と、前記光電変換素子を覆う遮光層とを備える固体撮像装置であって、前記遮光層は、前記複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、前記入射光の残り部分を通すための開口部とを有し、前記複数の画素は、前記光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、前記光電変換素子の平面視における面積の大きい画素ほど前記遮光部の面積が大きいことを特徴とする。
【発明の効果】
【０００６】
上記手段により、光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態の固体撮像装置の概略構成例を説明する図。
【図２】本発明の実施形態の撮像ブロックの構成例を説明する図。
【図３】本発明の実施形態の画素の構成例を説明する図。
【図４】本発明の実施形態のシフトレジスタの構成例を説明する図。
【図５】本発明の実施形態のタイミングチャートの一例を説明する図。
【図６】本発明の一つの実施形態の遮光層６００を説明する図。
【図７】本発明の別の実施形態の遮光層７００を説明する図。
【図８】本発明の別の実施形態の遮光層８００を説明する図。
【図９】放射線撮像システムを例示する図。
【発明を実施するための形態】
【０００８】
図１を参照しながら本発明の１つの実施形態としての固体撮像装置１００の概略構成を説明する。固体撮像装置１００は、例えば、複数の撮像ブロック１０１を配列して構成されうる。この場合、複数の撮像ブロック１０１の配列によって１つの撮像領域を有するセンサパネルＳＰが形成されうる。複数の撮像ブロック１０１は、支持基板１０２の上に配置されうる。固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、当該１つの撮像ブロック１０１によってセンサパネルＳＰが形成される。複数の撮像ブロック１０１の各々は、例えば、半導体基板に回路素子を形成したものであってもよいし、ガラス基板等の上に半導体層を形成し、その半導体層に回路素子を形成したものであってもよい。複数の撮像ブロック１０１の各々は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイを有する。
【０００９】
固体撮像装置１００は、例えば、Ｘ線等の放射線の像を撮像する装置として構成されてもよいし、可視光の像を撮像する装置として構成されてもよい。固体撮像装置１００が放射線の像を撮像する装置として構成される場合は、典型的には、放射線を可視光に変換するシンチレータ１０３がセンサパネルＳＰの上に設けられうる。シンチレータ１０３は、放射線を可視光に変換し、この可視光がセンサパネルＳＰに入射し、センサパネルＳＰ（撮像ブロック１０１）の各光電変換素子によって光電変換される。
【００１０】
次に、図２を参照しながら各撮像ブロック１０１の構成例を説明する。なお、固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、１つの撮像ブロック１０１を固体撮像装置として考えることができる。撮像ブロック１０１は、複数の行および複数の列を構成するように複数の画素２０１が配列され、複数の列信号線２０８ａが配置された画素アレイＧＡを有する。複数の画素２０１の各々は、光電変換素子（例えば、フォトダイオード）２０２と、光電変換素子２０２で発生した電荷に応じた信号（光信号）を列信号線２０８ａに出力する画素内読出回路２０３とを含む。画素アレイＧＡには、複数の列信号線２０８ｂが更に配置されてもよく、画素内読出回路２０３は、画素内読出回路２０３のノイズを列信号線２０８ｂに出力するように構成されうる。行方向に沿って隣接する２つの画素２０１のそれぞれにおける画素内読出回路２０３は、例えば、当該２つの画素２０１の境界線を対称軸として線対称に配置されうる。
【００１１】
撮像ブロック１０１は、垂直走査回路２０４と水平走査回路２０５とを含む。垂直走査回路２０４は、例えば、隣接する２つの列の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の列の光電変換素子２０２の外側に配置されてもよい。垂直走査回路２０４は、例えば、第１クロックＣＬＫ１に従ってシフト動作する垂直シフトレジスタを含み、垂直シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の行を走査する。垂直シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第１クロックＣＬＫ１に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する行が、選択されるべき行である。
【００１２】
水平走査回路２０５は、例えば、隣接する２つの行の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の行の光電変換素子２０２の外側に配置されてもよい。水平走査回路２０５は、例えば、第２クロックＣＬＫ２に従ってシフト動作する水平シフトレジスタを含み、水平シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の列を走査する。水平シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第２クロックＣＬＫ２に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する列が、選択されるべき列である。
【００１３】
垂直走査回路２０４は、垂直シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位垂直走査回路ＶＳＲを垂直方向に配列して構成されうる。各単位垂直走査回路ＶＳＲは、ある列（図２では、最も左側の列（即ち、第１列）。）に属する画素の光電変換素子２０２とその列に隣接する列（図２では、左側から２番目の列（即ち、第２列）。）に属する画素の光電変換素子２０２とによって挟まれる領域に配置されうる。各単位垂直走査回路ＶＳＲは、垂直シフトレジスタを通してパルスが転送されてくると、それが属する行の画素２０１が選択されるように、行選択信号ＶＳＴをアクティブレベルに駆動する。選択された行の画素２０１の光信号、ノイズは、それぞれ列信号線２０８ａ、２０８ｂに出力される。ここで、図２では、列信号線２０８ａと列信号線２０８ｂとが１本の線で示されている。水平走査回路２０５、垂直走査回路２０４の不図示の入力端子には、パルス信号（スタートパルス）ＰＵＬＳＥ１、ＰＵＬＳＥ２がそれぞれ供給される。
【００１４】
水平走査回路２０５は、水平シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位水平走査回路ＨＳＲを水平方向に配列して構成されうる。各単位水平走査回路ＨＳＲは、１つの行（図２では、上から４番目の行（即ち、第４行）。）に属する隣接する２つの画素からなる各対（第１列の画素と第２列の画素からなる対、第３列の画素と第４列の画素からなる対、・・・。）における２つの光電変換素子２０２によって挟まれる領域に配置されている。しかし、各単位水平走査回路ＨＳＲは、列方向に隣接する２つの画素における２つの光電変換素子２０２によって挟まれる領域には配置されていない。このような構成は、列方向における光電変換素子２０２間の隙間を小さくするために有利である。単位水平走査回路ＨＳＲは、水平シフトレジスタを通してパルスが転送されてくると、それが属する列が選択されるように、即ち、当該列の列信号線２０８ａ、２０８ｂが水平信号線２０９ａ、２０９ｂに接続されるようにスイッチ２０７を制御する。即ち、選択された行の画素２０１の光信号、ノイズが列信号線２０８ａ、２０８ｂに出力され、選択された列（即ち、選択された列信号線２０８ａ、２０８ｂ）の信号が水平信号線２０９ａ、２０９ｂに出力される。これによりＸＹアドレッシングが実現される。水平信号線２０９ａ、２０９ｂは、出力アンプ２１０ａ、２１０ｂの入力に接続されていて、水平信号線２０９ａ、２０９ｂに出力された信号は、出力アンプ２１０ａ、２１０ｂによって増幅されてパッド２１１ａ、２１１ｂを通して出力される。
【００１５】
画素アレイＧＡは、それぞれ画素２０１を含む複数の単位セル２００が複数の行および複数の列を構成するように配列されたものとして考えることができる。単位セル２００は、いくつかの種類を含みうる。ある単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分を含む。図２に示す例では、２つの単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでいるが、１つの単位セル２００が１つの単位垂直走査回路ＶＳＲを含んでもよいし、３以上の複数の単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位水平走査回路ＨＳＲの少なくとも一部分を含む。図２に示す例では、１つの単位セル２００が１つの単位水平走査回路ＨＳＲを含んでいるが、複数の単位セル２００の集合が１つの単位水平走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分および単位水平走査回路ＨＳＲの少なくとも一部分を含む。他の単位セル２００としては、出力アンプ２１０ａの少なくとも一部分を含む単位セル、出力アンプ２１０ｂの少なくとも一部分を含む単位セル、スイッチ２０７を含む単位セルなどを挙げることができる。
【００１６】
図３を参照しながら各画素２０１の構成例を説明する。前述のとおり、画素２０１は、光電変換素子２０２と、画素内読出回路２０３とを含む。光電変換素子２０２は、典型的にはフォトダイオードでありうる。画素内読出回路２０３は、例えば、第１増幅回路３１０、クランプ回路３２０、光信号サンプルホールド回路３４０、ノイズサンプルホールド回路３６０、第２増幅回路のＮＭＯＳトランジスタ３４３、３６３、行選択スイッチ３４４、３６４を含みうる。
【００１７】
光電変換素子２０２は、電荷蓄積部を含み、該電荷蓄積部は、第１増幅回路３１０のＰＭＯＳトランジスタ３０３のゲートに接続されている。ＰＭＯＳトランジスタ３０３のソースは、ＰＭＯＳトランジスタ３０４を介して電流源３０５に接続されている。ＰＭＯＳトランジスタ３０３と電流源３０５とによって第１ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３０３によってソースフォロア回路を構成することは、１／ｆノイズの低減に有効である。ＰＭＯＳトランジスタ３０４は、そのゲートに供給されるイネーブル信号ＥＮがアクティブレベルになるとオンして第１ソースフォロア回路を動作状態にするイネーブルスイッチである。第１増幅回路３１０は、電荷電圧変換部ＣＶＣの電位に応じた信号を中間ノードｎ１に出力する。
【００１８】
図３に示す例では、光電変換素子２０２の電荷蓄積部およびＰＭＯＳトランジスタ３０３のゲートが共通のノードを構成していて、このノードは、該電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部ＣＶＣとして機能する。即ち、電荷電圧変換部ＣＶＣには、該電荷蓄積部に蓄積された電荷Ｑと電荷電圧変換部ＣＶＣが有する容量値Ｃとによって定まる電圧Ｖ（＝Ｑ／Ｃ）が現れる。電荷電圧変換部ＣＶＣは、リセットスイッチとしてのＰＭＯＳトランジスタ３０２を介してリセット電位Ｖｒｅｓに接続されている。リセット信号ＰＲＥＳがアクティブレベルになると、ＰＭＯＳトランジスタ３０２がオンして、電荷電圧変換部ＣＶＣの電位がリセット電位Ｖｒｅｓにリセットされる。
【００１９】
クランプ回路３２０は、リセットした電荷電圧変換部ＣＶＣの電位に応じて第１増幅回路３１０によって中間ノードｎ１に出力されるノイズをクランプ容量３２１によってクランプする。つまり、クランプ回路３２０は、光電変換素子２０２で光電変換により発生した電荷に応じて第１ソースフォロア回路から中間ノードｎ１に出力された信号から、このノイズをキャンセルするための回路である。この中間ノードｎ１に出力されるノイズはリセット時のｋＴＣノイズを含む。クランプは、クランプ信号ＰＣＬをアクティブレベルにしてＰＭＯＳトランジスタ３２３をオン状態にした後に、クランプ信号ＰＣＬを非アクティブレベルにしてＰＭＯＳトランジスタ３２３をオフ状態にすることによってなされる。クランプ容量３２１の出力側は、ＰＭＯＳトランジスタ３２２のゲートに接続されている。ＰＭＯＳトランジスタ３２２のソースは、ＰＭＯＳトランジスタ３２４を介して電流源３２５に接続されている。ＰＭＯＳトランジスタ３２２と電流源３２５とによって第２ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３２４は、そのゲートに供給されるイネーブル信号ＥＮ０がアクティブレベルになるとオンして第２ソースフォロア回路を動作状態にするイネーブルスイッチである。
【００２０】
光電変換素子２０２で光電変換により発生した電荷に応じて第２ソースフォロア回路から出力される信号は、光信号として、光信号サンプリング信号ＴＳがアクティブレベルになることによってスイッチ３４１を介して容量３４２に書き込まれる。電荷電圧変換部ＣＶＣの電位をリセットした直後にＰＭＯＳトランジスタ３２３をオン状態とした際に第２ソースフォロア回路から出力される信号は、ノイズである。このノイズは、ノイズサンプリング信号ＴＮがアクティブレベルになることによってスイッチ３６１を介して容量３６２に書き込まれる。このノイズには、第２ソースフォロア回路のオフセット成分が含まれる。
【００２１】
垂直走査回路２０４の単位垂直走査回路ＶＳＲが行選択信号ＶＳＴをアクティブレベルに駆動すると、容量３４２に保持された信号（光信号）が第２増幅回路のＮＭＯＳトランジスタ３４３および行選択スイッチ３４４を介して列信号線２０８ａに出力される。また、同時に、容量３６２に保持された信号（ノイズ）が第２増幅回路のＮＭＯＳトランジスタ３６３および行選択スイッチ３６４を介して列信号線２０８ｂに出力される。第２増幅回路のＮＭＯＳトランジスタ３４３は、列信号線２０８ａに設けられた不図示の定電流源とソースフォロア回路を構成する。同様に、第２増幅回路のＮＭＯＳトランジスタ３６３は列信号線２０８ｂに設けられた不図示の定電流源とソースフォロア回路を構成する。
【００２２】
画素２０１は、隣接する複数の画素２０１の光信号を加算する加算スイッチ３４６を有してもよい。加算モード時には、加算モード信号ＡＤＤがアクティブレベルになり、加算スイッチ３４６がオン状態になる。これにより、隣接する画素２０１の容量３４２が加算スイッチ３４６によって相互に接続されて、光信号が平均化される。同様に、画素２０１は、隣接する複数の画素２０１の光信号をノイズを加算する加算スイッチ３６６を有してもよい。加算スイッチ３６６がオン状態になると、隣接する画素２０１の容量３６２が加算スイッチ３６６によって相互に接続されて、ノイズが平均化される。
【００２３】
画素２０１は、感度を変更するための機能を有してもよい。画素２０１は、例えば、第１感度変更スイッチ３８０および第２感度変更スイッチ３８２、並びにそれらに付随する回路素子を含みうる。第１変更信号ＷＩＤＥ１がアクティブレベルになると、第１感度変更スイッチ３８０がオンして、電荷電圧変換部ＣＶＣの容量値に第１付加容量３８１の容量値が追加される。これによって画素２０１の感度が低下する。第２変更信号ＷＩＤＥ２がアクティブレベルになると、第２感度変更スイッチ３８２がオンして、電荷電圧変換部ＣＶＣの容量値に第２付加容量３８３の容量値が追加される。これによって画素２０１の感度が更に低下する。
【００２４】
このように画素２０１の感度を低下させる機能を追加することによって、より大きな光量を受光することが可能となり、ダイナミックレンジを広げることができる。第１変更信号ＷＩＤＥ１がアクティブレベルになる場合には、イネーブル信号ＥＮｗをアクティブレベルにして、ＰＭＯＳトランジスタ３０３に加えてＰＭＯＳトランジスタ３８５をソースフォロア動作させてもよい。
【００２５】
垂直走査回路２０４は、種々の構成を有しうるが、例えば、図４（ａ）に示された構成を有しうる。図４（ａ）に示された垂直走査回路２０４は、各単位垂直走査回路ＶＳＲが１つのＤ型フリップフロップ４０１を含み、Ｄ型フリップフロップ４０１のクロック入力に対して第１クロックＣＬＫ１が供給される。初段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力には、パルス信号ＰＵＬＳＥ１が供給され、第１クロックＣＬＫ１によって第１パルス信号ＰＵＬＳＥ１が取り込まれる。初段のＤ型フリップフロップ４０１は、第１クロックＣＬＫ１の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、その単位垂直走査回路ＶＳＲが属する行を選択するために使用され、例えば、バッファ４０２を介して行選択信号ＶＳＴとして出力される。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、次段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力に接続されている。
【００２６】
水平走査回路２０５は、種々の構成を有しうるが、例えば、図４（ｂ）に示された構成を有しうる。図４（ｂ）に示された水平走査回路２０５は、各単位垂直走査回路ＨＳＲが１つのＤ型フリップフロップ４１１を含み、Ｄ型フリップフロップ４１１のクロック入力に対して第２クロックＣＬＫ２が供給される。初段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力には、第２パルス信号ＰＵＬＳＥ２が供給され、第２クロックＣＬＫ２によって第２パルス信号ＰＵＬＳＥ２が取り込まれる。初段の単位水平走査回路ＨＳＲは、第２クロックＣＬＫ２の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位水平走査回路ＨＳＲのＱ出力は、その単位水平走査回路ＨＳＲが属する列を選択するために使用され、例えば、バッファ４１２を介して列選択信号ＨＳＴとして出力される。各単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＱ出力は、次段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力に接続されている。ここで、垂直走査回路２０４による走査期間である垂直走査期間は、水平走査回路２０５による水平走査期間に画素アレイＧＡの行数を乗じた時間である。そして、水平走査期間は、画素アレイＧＡの全ての列を走査するために要する期間である。よって、列を選択する列選択信号ＨＳＴを発生する水平走査回路２０５に供給される第２クロックＣＬＫ２の周波数は、行を選択する行選択信号ＶＳＴを発生する垂直走査回路２０４に供給される第１クロックＣＬＫ１の周波数よりも遙かに高い。
【００２７】
図５を参照しながら各画素２０１に供給される主な信号について説明する。リセット信号ＰＲＥＳ、イネーブル信号ＥＮ、クランプ信号ＰＣＬ、光信号サンプリング信号ＴＳ、ノイズサンプリング信号ＴＮは、ローアクティブの信号である。イネーブル信号ＥＮ０は、図５に示されていないが、イネーブル信号ＥＮと同様の信号でありうる。イネーブル信号ＥＮｗは、図５に示されていないが、第１変更信号ＷＩＤＥ１がアクティブにされる場合には、イネーブル信号ＥＮと同様に遷移しうる。
【００２８】
まず、画素アレイＧＡの全ての行についてイネーブル信号ＥＮがアクティブになり、次いで、光信号サンプリング信号ＴＳがパルス状にアクティブレベルになって、光信号が容量３４２に書き込まれる。次いで、リセット信号ＰＲＥＳがパルス状にアクティブレベルになって、電荷電圧変換部ＣＶＣの電位がリセットされる。次いで、クランプ信号ＰＣＬがパルス状にアクティブレベルになる。クランプ信号ＰＣＬがアクティブレベルであるときに、ノイズサンプリング信号ＴＮがパルス状にアクティブレベルになって、ノイズが容量３６２に書き込まれる。
【００２９】
その後、垂直走査回路２０４の第１行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ０）をアクティブレベルにする。これは、垂直走査回路２０４が画素アレイＧＡの第１行を選択することを意味する。この状態で、水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。これは、水平走査回路２０５が画素アレイＧＡの第１列から最終列までを順に選択することを意味する。これにより、出力アンプ２１０ａ、２１０ｂから画素アレイＧＡの第１行における第１列から最終列までの画素の光信号、ノイズが出力される。その後、垂直走査回路２０４の第２行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ１）をアクティブレベルにする。水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。このような動作を最終行まで行うことによって１つの画像が画素アレイＧＡから出力される。
【００３０】
本発明の一つの実施形態に係る固体撮像装置１００は遮光層６００をさらに備える。図６を用いて、本実施形態の遮光層６００について説明する。図６では、図２に示された画素アレイＧＡの単位セル２００のうち、単位垂直走査回路ＶＳＲを含む第１単位セル２００ａと、単位垂直走査回路ＶＳＲと単位水平走査回路ＨＳＲとのいずれも含まない第２単位セル２００ｂとに着目する。図６（ａ）は第１単位セル２００ａ及び第２単位セル２００ｂの平面図を示し、図６（ｂ）はそのＡＡ線断面図を示す。
【００３１】
第１単位セル２００ａに含まれる画素を第１画素とよび、第２単位セル２００ｂに含まれる画素を第２画素と呼ぶ。第１単位セル２００ａは単位垂直走査回路ＶＳＲを含んでおり、第１光電変換素子２０２ａは単位垂直走査回路ＶＳＲに隣接している。一方、第１単位セル２００ａは単位垂直走査回路ＶＳＲと単位水平走査回路ＨＳＲとのいずれも含んでいない。すなわち、第２光電変換素子２０２ｂはいずれの走査回路にも隣接していない。単位垂直走査回路ＶＳＲが配置された領域に光電変換素子２０２を重ねて配置することはできないため、第１光電変換素子２０２ａの平面視における面積は第２光電変換素子２０２ｂの平面視における面積よりも小さくなる。そのため、それぞれの光電変換素子の全面に入射光６２０が照射される場合には、第１光電変換素子２０２ａの方が第２光電変換素子２０２ｂよりも感度が低くなりうる。そこで、本実施形態では、第１光電変換素子２０２ａの一部と第２光電変換素子２０２ｂの一部とをそれぞれ遮光層６００で覆うことによって、第１画素と第２画素との感度の差を低減しうる。
【００３２】
遮光層６００は単位セル２００ａ、２００ｂを覆う位置に配置される。すなわち、遮光層６００は、光電変換素子２０２ａ、２０２ｂ、画素内読出回路２０３及び単位垂直走査回路ＶＳＲを覆う。遮光層６００は、それぞれの光電変換素子２０２ａ、２００ｂを覆う位置において、遮光部６０１と開口部６０２とを有しうる。遮光部６０１は、光電変換素子２０２ａ、２０２ｂへの入射光６２０の一部分を遮光する。一方、開口部６０２は光電変換素子２０２ａ、２０２ｂを覆う位置に配置され、入射光６２０の残り部分を通す。すなわち、開口部６０２を通る入射光６２０は光電変換素子２０２ａ、２０２ｂへ照射されうる。
【００３３】
本実施形態では、第２光電変換素子２０２ｂを覆う遮光部６０１の面積を、第１光電変換素子２０２ａを覆う遮光部６０１の面積よりも大きくなるように遮光層６００を形成する。これにより、遮光層６００による第２画素の感度の低下量を、遮光層６００による第１画素の感度の低下量よりも大きくすることができる。さらに、第１光電変換素子２０２ａを覆う開口部６０２の面積と、第２光電変換素子２０２ｂを覆う開口部６０２の面積とが等しくなるように遮光層６００を形成してもよい。ここで、図６に示されるように一つの光電変換素子を覆う開口部６０２が複数の開口を含む場合に、一つの光電変換素子を覆う開口部６０２の面積とは当該複数の開口の面積の合計値を表す。このように、開口部６０２の面積を等しくすることによって、第１画素と第２画素との感度は等しくなりうる。
【００３４】
本実施形態において、遮光層６００は、第１アルミ層、第２アルミ層で形成された配線層６１０の上の第３アルミ層で形成されうる。光電変換素子を覆う遮光層と、単位垂直操作回路ＶＳＲを覆う遮光層と、画素内読出回路２０３を覆う遮光層とは図６（ｂ）に示すように同一層に形成されてもよいし、それぞれが別々の層に形成されてもよい。本実施形態の遮光層６００は、周期的に配置された複数の開口を開口部６０２として有する。これにより、各光電変換素子２０２において、光電変換素子２０２のそれぞれの部分への入射光６２０を満遍なく受光することが可能となる。
【００３５】
図６では単位垂直走査回路ＶＳＲを含む第１単位セル２００ａと単位走査回路を含まない第２単位セル２００ｂとに注目した。同様に、単位水平走査回路ＨＳＲを含む単位セル２００や垂直・水平両方の単位走査回路を含む単位セル２００も第２単位セル２００ｂよりも光電変換素子の平面視における面積が小さい。そのため、これらの単位セル２００についても、第２単位セル２００ｂと比較して、光電変換素子２０２を覆う遮光部６０１の面積が小さくように遮光層６００を形成してもよい。一般的には、本実施形態は、光電変換素子２０２の平面視における面積が異なる少なくとも２種類の画素を含む場合に適用しうる。光電変換素子２０２の平面視における面積の大きい画素２０１ほど、この光電変換素子２０２への入射光６２０を遮るための遮光部６０１の面積が大きくなるように遮光層６００を形成しうる。
【００３６】
続いて、図７を用いて本発明の別の実施形態に係る固体撮像装置について説明する。本実施形態に係る固体撮像装置は遮光層７００を備える。図６と図７とは遮光層７００の形状以外は同様のため、以下では遮光層７００についてのみ説明し、他の部分の説明を省略する。遮光層７００の遮光部７０１は、それぞれの光電変換素子２０２ａ、２０２ｂの四隅を覆う位置に配置され、その結果として、十字型の形状の開口部７０２が形成される。本実施形態でも、第１画素の光電変換素子２０２ａを覆う遮光部７０１の面積よりも、第２画素の光電変換素子２０２ｂを覆う遮光部７０１の面積の方が大きくなるように遮光層７００が形成される。また、第１画素の光電変換素子２０２ａを覆う開口部７０２の面積と、第２画素の光電変換素子２０２ｂを覆う開口部７０２の面積とが等しくなるように遮光層７００が形成されてもよい。
【００３７】
続いて、図８を用いて本発明の別の実施形態に係る固体撮像装置について説明する。本実施形態に係る固体撮像装置は遮光層８００を備える。図６と図８とは遮光層８００の形状以外は同様のため、以下では遮光層８００についてのみ説明し、他の部分の説明を省略する。遮光層８００の遮光部８０１は、それぞれの光電変換素子２０２ａ、２０２ｂの外側の領域を環状に覆う位置に配置され、その結果として、光電変換素子２０２ａ、２０２ｂの内側の領域を覆う矩形状の形状の開口部８０２が形成される。本実施形態でも、第１画素の光電変換素子２０２ａを覆う遮光部８０１の面積よりも、第２画素の光電変換素子２０２ｂを覆う遮光部８０１の面積の方が大きくなるように遮光層８００が形成される。また、第１画素の光電変換素子２０２ａを覆う開口部８０２の面積と、第２画素の光電変換素子２０２ｂを覆う開口部８０２の面積とが等しくなるように遮光層８００が形成されてもよい。さらに、それぞれの光電変換素子２０２を覆う開口部８０２が互いに同一の形状であってもよい。遮光層８００のように光電変換素子２０２の内側の領域を覆う位置に開口部８０２を形成することで、例えばマイクロレンズ等により入射光６２０が集約される場合に有利である。
【００３８】
図９は本発明に係る固体撮像装置をＸ線診断システム（放射線撮像システム）応用した例を示した図である。放射線撮像システムは、放射線撮像装置６０４０と、放射線撮像装置６０４０から出力される信号を処理するイメージプロセッサ６０７０とを備える。放射線撮像装置６０４０は、前述の固体撮像装置１００を図１（ｂ）に例示されるように放射線を撮像する装置として構成したものである。Ｘ線チューブ（放射線源）６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には被験者６０６１の体内部の情報が含まれている。イメージプロセッサ（プロセッサ）６０７０は、放射線撮像装置６０４０から出力される信号（画像）を処理し、例えば、処理によって得られた信号に基づいて制御室のディスプレイ６０８０に画像を表示させることができる。
【００３９】
また、イメージプロセッサ６０７０は、処理によって得られた信号を伝送路６０９０を介して遠隔地へ転送することができる。これにより、別の場所のドクタールームなどに配置されたディスプレイ６０８１に画像を表示させたり、光ディスク等の記録媒体に画像を記録したりすることができる。記録媒体は、フィルム６１１０であってもよく、この場合、フィルムプロセッサ６１００がフィルム６１１０に画像を記録する。
【００４０】
本発明に係る固体撮像装置は、可視光の像を撮像する撮像システムに応用することもできる。そのような撮像システムは、例えば、固体撮像装置１００と、固体撮像装置１００から出力される信号を処理するプロセッサとを備えうる。該プロセッサによる処理は、例えば、画像の形式を変換する処理、画像を圧縮する処理、画像のサイズを変更する処理および画像のコントラストを変更する処理の少なくとも１つを含みうる。
【技術分野】
【０００１】
本発明は固体撮像装置及び撮像システムに関する。
【背景技術】
【０００２】
近年、固体撮像装置に用いられるセンサパネルの大型化が進んでいる。センサパネルの大型化に伴って、複数の撮像素子ブロックをタイル状に貼り合わせることによって大型のセンサパネルを実現する技術が一般的になっている。複数の撮像素子ブロックを貼り合わせる際にいくつかの問題が生じることが知られている。特許文献１は、走査回路等が画素アレイの外周部に配置された撮像素子ブロックを貼りあわせた場合に、撮像素子ブロック間にライン欠陥が生じてしまうことを問題とする。この問題を解決するために、特許文献１では、図７に示されるように、単位セル内に走査回路等を配置する。単位セル内に走査回路等を配置した結果、走査回路等を含む単位セルの光電変換素子の平面視における面積は、走査回路等を含まない単位セルの光電変換素子の平面視における面積よりも小さくなる。また、特許文献２では、撮像素子ブロックの間の隙間を挟んで隣接する画素の間隔は、撮像素子ブロック内で隣接する画素の間隔よりも広くなるため、画像に歪みが生じることを問題とする。この問題を解決するために、特許文献２では図７に示されるように、撮像素子ブロックの縁に最も近い画素の光電変換素子の平面視における面積を他の画素の光電変換素子のものよりも小さくする。それにより、複数の撮像素子ブロックにわたって光電変換素子の重心間の距離を均一にしている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−９０４６２号公報
【特許文献２】特開２００２−４４５２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述のように、光電変換素子の面積が異なる画素を固体撮像装置が含む場合に、画素間で感度のばらつきが生じてしまう。そこで、本発明は、光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題に鑑みて、本発明の一つの側面に係る固体撮像装置は、光電変換素子をそれぞれ有する複数の画素と、前記光電変換素子を覆う遮光層とを備える固体撮像装置であって、前記遮光層は、前記複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、前記入射光の残り部分を通すための開口部とを有し、前記複数の画素は、前記光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、前記光電変換素子の平面視における面積の大きい画素ほど前記遮光部の面積が大きいことを特徴とする。
【発明の効果】
【０００６】
上記手段により、光電変換素子の面積が異なる画素を含む固体撮像装置において、画素間の感度のばらつきを低減する技術が提供される。
【図面の簡単な説明】
【０００７】
【図１】本発明の実施形態の固体撮像装置の概略構成例を説明する図。
【図２】本発明の実施形態の撮像ブロックの構成例を説明する図。
【図３】本発明の実施形態の画素の構成例を説明する図。
【図４】本発明の実施形態のシフトレジスタの構成例を説明する図。
【図５】本発明の実施形態のタイミングチャートの一例を説明する図。
【図６】本発明の一つの実施形態の遮光層６００を説明する図。
【図７】本発明の別の実施形態の遮光層７００を説明する図。
【図８】本発明の別の実施形態の遮光層８００を説明する図。
【図９】放射線撮像システムを例示する図。
【発明を実施するための形態】
【０００８】
図１を参照しながら本発明の１つの実施形態としての固体撮像装置１００の概略構成を説明する。固体撮像装置１００は、例えば、複数の撮像ブロック１０１を配列して構成されうる。この場合、複数の撮像ブロック１０１の配列によって１つの撮像領域を有するセンサパネルＳＰが形成されうる。複数の撮像ブロック１０１は、支持基板１０２の上に配置されうる。固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、当該１つの撮像ブロック１０１によってセンサパネルＳＰが形成される。複数の撮像ブロック１０１の各々は、例えば、半導体基板に回路素子を形成したものであってもよいし、ガラス基板等の上に半導体層を形成し、その半導体層に回路素子を形成したものであってもよい。複数の撮像ブロック１０１の各々は、複数の行および複数の列を構成するように複数の画素が配列された画素アレイを有する。
【０００９】
固体撮像装置１００は、例えば、Ｘ線等の放射線の像を撮像する装置として構成されてもよいし、可視光の像を撮像する装置として構成されてもよい。固体撮像装置１００が放射線の像を撮像する装置として構成される場合は、典型的には、放射線を可視光に変換するシンチレータ１０３がセンサパネルＳＰの上に設けられうる。シンチレータ１０３は、放射線を可視光に変換し、この可視光がセンサパネルＳＰに入射し、センサパネルＳＰ（撮像ブロック１０１）の各光電変換素子によって光電変換される。
【００１０】
次に、図２を参照しながら各撮像ブロック１０１の構成例を説明する。なお、固体撮像装置１００が１つの撮像ブロック１０１で構成される場合には、１つの撮像ブロック１０１を固体撮像装置として考えることができる。撮像ブロック１０１は、複数の行および複数の列を構成するように複数の画素２０１が配列され、複数の列信号線２０８ａが配置された画素アレイＧＡを有する。複数の画素２０１の各々は、光電変換素子（例えば、フォトダイオード）２０２と、光電変換素子２０２で発生した電荷に応じた信号（光信号）を列信号線２０８ａに出力する画素内読出回路２０３とを含む。画素アレイＧＡには、複数の列信号線２０８ｂが更に配置されてもよく、画素内読出回路２０３は、画素内読出回路２０３のノイズを列信号線２０８ｂに出力するように構成されうる。行方向に沿って隣接する２つの画素２０１のそれぞれにおける画素内読出回路２０３は、例えば、当該２つの画素２０１の境界線を対称軸として線対称に配置されうる。
【００１１】
撮像ブロック１０１は、垂直走査回路２０４と水平走査回路２０５とを含む。垂直走査回路２０４は、例えば、隣接する２つの列の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の列の光電変換素子２０２の外側に配置されてもよい。垂直走査回路２０４は、例えば、第１クロックＣＬＫ１に従ってシフト動作する垂直シフトレジスタを含み、垂直シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の行を走査する。垂直シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第１クロックＣＬＫ１に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する行が、選択されるべき行である。
【００１２】
水平走査回路２０５は、例えば、隣接する２つの行の光電変換素子２０２の間に配置されうるが、画素アレイＧＡにおける最も外側の行の光電変換素子２０２の外側に配置されてもよい。水平走査回路２０５は、例えば、第２クロックＣＬＫ２に従ってシフト動作する水平シフトレジスタを含み、水平シフトレジスタによるシフト動作に応じて画素アレイＧＡにおける複数の列を走査する。水平シフトレジスタは、複数のレジスタを直列接続して構成され、初段のレジスタによって取り込まれたパルスが第２クロックＣＬＫ２に従って順次次段のレジスタに転送される。パルスを保持しているレジスタに対応する列が、選択されるべき列である。
【００１３】
垂直走査回路２０４は、垂直シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位垂直走査回路ＶＳＲを垂直方向に配列して構成されうる。各単位垂直走査回路ＶＳＲは、ある列（図２では、最も左側の列（即ち、第１列）。）に属する画素の光電変換素子２０２とその列に隣接する列（図２では、左側から２番目の列（即ち、第２列）。）に属する画素の光電変換素子２０２とによって挟まれる領域に配置されうる。各単位垂直走査回路ＶＳＲは、垂直シフトレジスタを通してパルスが転送されてくると、それが属する行の画素２０１が選択されるように、行選択信号ＶＳＴをアクティブレベルに駆動する。選択された行の画素２０１の光信号、ノイズは、それぞれ列信号線２０８ａ、２０８ｂに出力される。ここで、図２では、列信号線２０８ａと列信号線２０８ｂとが１本の線で示されている。水平走査回路２０５、垂直走査回路２０４の不図示の入力端子には、パルス信号（スタートパルス）ＰＵＬＳＥ１、ＰＵＬＳＥ２がそれぞれ供給される。
【００１４】
水平走査回路２０５は、水平シフトレジスタを構成するための１つのレジスタをそれぞれ含む複数の単位水平走査回路ＨＳＲを水平方向に配列して構成されうる。各単位水平走査回路ＨＳＲは、１つの行（図２では、上から４番目の行（即ち、第４行）。）に属する隣接する２つの画素からなる各対（第１列の画素と第２列の画素からなる対、第３列の画素と第４列の画素からなる対、・・・。）における２つの光電変換素子２０２によって挟まれる領域に配置されている。しかし、各単位水平走査回路ＨＳＲは、列方向に隣接する２つの画素における２つの光電変換素子２０２によって挟まれる領域には配置されていない。このような構成は、列方向における光電変換素子２０２間の隙間を小さくするために有利である。単位水平走査回路ＨＳＲは、水平シフトレジスタを通してパルスが転送されてくると、それが属する列が選択されるように、即ち、当該列の列信号線２０８ａ、２０８ｂが水平信号線２０９ａ、２０９ｂに接続されるようにスイッチ２０７を制御する。即ち、選択された行の画素２０１の光信号、ノイズが列信号線２０８ａ、２０８ｂに出力され、選択された列（即ち、選択された列信号線２０８ａ、２０８ｂ）の信号が水平信号線２０９ａ、２０９ｂに出力される。これによりＸＹアドレッシングが実現される。水平信号線２０９ａ、２０９ｂは、出力アンプ２１０ａ、２１０ｂの入力に接続されていて、水平信号線２０９ａ、２０９ｂに出力された信号は、出力アンプ２１０ａ、２１０ｂによって増幅されてパッド２１１ａ、２１１ｂを通して出力される。
【００１５】
画素アレイＧＡは、それぞれ画素２０１を含む複数の単位セル２００が複数の行および複数の列を構成するように配列されたものとして考えることができる。単位セル２００は、いくつかの種類を含みうる。ある単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分を含む。図２に示す例では、２つの単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでいるが、１つの単位セル２００が１つの単位垂直走査回路ＶＳＲを含んでもよいし、３以上の複数の単位セル２００の集合が１つの単位垂直走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位水平走査回路ＨＳＲの少なくとも一部分を含む。図２に示す例では、１つの単位セル２００が１つの単位水平走査回路ＨＳＲを含んでいるが、複数の単位セル２００の集合が１つの単位水平走査回路ＶＳＲを含んでもよい。他の単位セル２００は、単位垂直走査回路ＶＳＲの少なくとも一部分および単位水平走査回路ＨＳＲの少なくとも一部分を含む。他の単位セル２００としては、出力アンプ２１０ａの少なくとも一部分を含む単位セル、出力アンプ２１０ｂの少なくとも一部分を含む単位セル、スイッチ２０７を含む単位セルなどを挙げることができる。
【００１６】
図３を参照しながら各画素２０１の構成例を説明する。前述のとおり、画素２０１は、光電変換素子２０２と、画素内読出回路２０３とを含む。光電変換素子２０２は、典型的にはフォトダイオードでありうる。画素内読出回路２０３は、例えば、第１増幅回路３１０、クランプ回路３２０、光信号サンプルホールド回路３４０、ノイズサンプルホールド回路３６０、第２増幅回路のＮＭＯＳトランジスタ３４３、３６３、行選択スイッチ３４４、３６４を含みうる。
【００１７】
光電変換素子２０２は、電荷蓄積部を含み、該電荷蓄積部は、第１増幅回路３１０のＰＭＯＳトランジスタ３０３のゲートに接続されている。ＰＭＯＳトランジスタ３０３のソースは、ＰＭＯＳトランジスタ３０４を介して電流源３０５に接続されている。ＰＭＯＳトランジスタ３０３と電流源３０５とによって第１ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３０３によってソースフォロア回路を構成することは、１／ｆノイズの低減に有効である。ＰＭＯＳトランジスタ３０４は、そのゲートに供給されるイネーブル信号ＥＮがアクティブレベルになるとオンして第１ソースフォロア回路を動作状態にするイネーブルスイッチである。第１増幅回路３１０は、電荷電圧変換部ＣＶＣの電位に応じた信号を中間ノードｎ１に出力する。
【００１８】
図３に示す例では、光電変換素子２０２の電荷蓄積部およびＰＭＯＳトランジスタ３０３のゲートが共通のノードを構成していて、このノードは、該電荷蓄積部に蓄積された電荷を電圧に変換する電荷電圧変換部ＣＶＣとして機能する。即ち、電荷電圧変換部ＣＶＣには、該電荷蓄積部に蓄積された電荷Ｑと電荷電圧変換部ＣＶＣが有する容量値Ｃとによって定まる電圧Ｖ（＝Ｑ／Ｃ）が現れる。電荷電圧変換部ＣＶＣは、リセットスイッチとしてのＰＭＯＳトランジスタ３０２を介してリセット電位Ｖｒｅｓに接続されている。リセット信号ＰＲＥＳがアクティブレベルになると、ＰＭＯＳトランジスタ３０２がオンして、電荷電圧変換部ＣＶＣの電位がリセット電位Ｖｒｅｓにリセットされる。
【００１９】
クランプ回路３２０は、リセットした電荷電圧変換部ＣＶＣの電位に応じて第１増幅回路３１０によって中間ノードｎ１に出力されるノイズをクランプ容量３２１によってクランプする。つまり、クランプ回路３２０は、光電変換素子２０２で光電変換により発生した電荷に応じて第１ソースフォロア回路から中間ノードｎ１に出力された信号から、このノイズをキャンセルするための回路である。この中間ノードｎ１に出力されるノイズはリセット時のｋＴＣノイズを含む。クランプは、クランプ信号ＰＣＬをアクティブレベルにしてＰＭＯＳトランジスタ３２３をオン状態にした後に、クランプ信号ＰＣＬを非アクティブレベルにしてＰＭＯＳトランジスタ３２３をオフ状態にすることによってなされる。クランプ容量３２１の出力側は、ＰＭＯＳトランジスタ３２２のゲートに接続されている。ＰＭＯＳトランジスタ３２２のソースは、ＰＭＯＳトランジスタ３２４を介して電流源３２５に接続されている。ＰＭＯＳトランジスタ３２２と電流源３２５とによって第２ソースフォロア回路が構成されている。ＰＭＯＳトランジスタ３２４は、そのゲートに供給されるイネーブル信号ＥＮ０がアクティブレベルになるとオンして第２ソースフォロア回路を動作状態にするイネーブルスイッチである。
【００２０】
光電変換素子２０２で光電変換により発生した電荷に応じて第２ソースフォロア回路から出力される信号は、光信号として、光信号サンプリング信号ＴＳがアクティブレベルになることによってスイッチ３４１を介して容量３４２に書き込まれる。電荷電圧変換部ＣＶＣの電位をリセットした直後にＰＭＯＳトランジスタ３２３をオン状態とした際に第２ソースフォロア回路から出力される信号は、ノイズである。このノイズは、ノイズサンプリング信号ＴＮがアクティブレベルになることによってスイッチ３６１を介して容量３６２に書き込まれる。このノイズには、第２ソースフォロア回路のオフセット成分が含まれる。
【００２１】
垂直走査回路２０４の単位垂直走査回路ＶＳＲが行選択信号ＶＳＴをアクティブレベルに駆動すると、容量３４２に保持された信号（光信号）が第２増幅回路のＮＭＯＳトランジスタ３４３および行選択スイッチ３４４を介して列信号線２０８ａに出力される。また、同時に、容量３６２に保持された信号（ノイズ）が第２増幅回路のＮＭＯＳトランジスタ３６３および行選択スイッチ３６４を介して列信号線２０８ｂに出力される。第２増幅回路のＮＭＯＳトランジスタ３４３は、列信号線２０８ａに設けられた不図示の定電流源とソースフォロア回路を構成する。同様に、第２増幅回路のＮＭＯＳトランジスタ３６３は列信号線２０８ｂに設けられた不図示の定電流源とソースフォロア回路を構成する。
【００２２】
画素２０１は、隣接する複数の画素２０１の光信号を加算する加算スイッチ３４６を有してもよい。加算モード時には、加算モード信号ＡＤＤがアクティブレベルになり、加算スイッチ３４６がオン状態になる。これにより、隣接する画素２０１の容量３４２が加算スイッチ３４６によって相互に接続されて、光信号が平均化される。同様に、画素２０１は、隣接する複数の画素２０１の光信号をノイズを加算する加算スイッチ３６６を有してもよい。加算スイッチ３６６がオン状態になると、隣接する画素２０１の容量３６２が加算スイッチ３６６によって相互に接続されて、ノイズが平均化される。
【００２３】
画素２０１は、感度を変更するための機能を有してもよい。画素２０１は、例えば、第１感度変更スイッチ３８０および第２感度変更スイッチ３８２、並びにそれらに付随する回路素子を含みうる。第１変更信号ＷＩＤＥ１がアクティブレベルになると、第１感度変更スイッチ３８０がオンして、電荷電圧変換部ＣＶＣの容量値に第１付加容量３８１の容量値が追加される。これによって画素２０１の感度が低下する。第２変更信号ＷＩＤＥ２がアクティブレベルになると、第２感度変更スイッチ３８２がオンして、電荷電圧変換部ＣＶＣの容量値に第２付加容量３８３の容量値が追加される。これによって画素２０１の感度が更に低下する。
【００２４】
このように画素２０１の感度を低下させる機能を追加することによって、より大きな光量を受光することが可能となり、ダイナミックレンジを広げることができる。第１変更信号ＷＩＤＥ１がアクティブレベルになる場合には、イネーブル信号ＥＮｗをアクティブレベルにして、ＰＭＯＳトランジスタ３０３に加えてＰＭＯＳトランジスタ３８５をソースフォロア動作させてもよい。
【００２５】
垂直走査回路２０４は、種々の構成を有しうるが、例えば、図４（ａ）に示された構成を有しうる。図４（ａ）に示された垂直走査回路２０４は、各単位垂直走査回路ＶＳＲが１つのＤ型フリップフロップ４０１を含み、Ｄ型フリップフロップ４０１のクロック入力に対して第１クロックＣＬＫ１が供給される。初段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力には、パルス信号ＰＵＬＳＥ１が供給され、第１クロックＣＬＫ１によって第１パルス信号ＰＵＬＳＥ１が取り込まれる。初段のＤ型フリップフロップ４０１は、第１クロックＣＬＫ１の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、その単位垂直走査回路ＶＳＲが属する行を選択するために使用され、例えば、バッファ４０２を介して行選択信号ＶＳＴとして出力される。各単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＱ出力は、次段の単位垂直走査回路ＶＳＲのＤ型フリップフロップ４０１のＤ入力に接続されている。
【００２６】
水平走査回路２０５は、種々の構成を有しうるが、例えば、図４（ｂ）に示された構成を有しうる。図４（ｂ）に示された水平走査回路２０５は、各単位垂直走査回路ＨＳＲが１つのＤ型フリップフロップ４１１を含み、Ｄ型フリップフロップ４１１のクロック入力に対して第２クロックＣＬＫ２が供給される。初段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力には、第２パルス信号ＰＵＬＳＥ２が供給され、第２クロックＣＬＫ２によって第２パルス信号ＰＵＬＳＥ２が取り込まれる。初段の単位水平走査回路ＨＳＲは、第２クロックＣＬＫ２の１周期分の長さを有するパルス信号をＱ出力から出力する。各単位水平走査回路ＨＳＲのＱ出力は、その単位水平走査回路ＨＳＲが属する列を選択するために使用され、例えば、バッファ４１２を介して列選択信号ＨＳＴとして出力される。各単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＱ出力は、次段の単位水平走査回路ＨＳＲのＤ型フリップフロップ４１１のＤ入力に接続されている。ここで、垂直走査回路２０４による走査期間である垂直走査期間は、水平走査回路２０５による水平走査期間に画素アレイＧＡの行数を乗じた時間である。そして、水平走査期間は、画素アレイＧＡの全ての列を走査するために要する期間である。よって、列を選択する列選択信号ＨＳＴを発生する水平走査回路２０５に供給される第２クロックＣＬＫ２の周波数は、行を選択する行選択信号ＶＳＴを発生する垂直走査回路２０４に供給される第１クロックＣＬＫ１の周波数よりも遙かに高い。
【００２７】
図５を参照しながら各画素２０１に供給される主な信号について説明する。リセット信号ＰＲＥＳ、イネーブル信号ＥＮ、クランプ信号ＰＣＬ、光信号サンプリング信号ＴＳ、ノイズサンプリング信号ＴＮは、ローアクティブの信号である。イネーブル信号ＥＮ０は、図５に示されていないが、イネーブル信号ＥＮと同様の信号でありうる。イネーブル信号ＥＮｗは、図５に示されていないが、第１変更信号ＷＩＤＥ１がアクティブにされる場合には、イネーブル信号ＥＮと同様に遷移しうる。
【００２８】
まず、画素アレイＧＡの全ての行についてイネーブル信号ＥＮがアクティブになり、次いで、光信号サンプリング信号ＴＳがパルス状にアクティブレベルになって、光信号が容量３４２に書き込まれる。次いで、リセット信号ＰＲＥＳがパルス状にアクティブレベルになって、電荷電圧変換部ＣＶＣの電位がリセットされる。次いで、クランプ信号ＰＣＬがパルス状にアクティブレベルになる。クランプ信号ＰＣＬがアクティブレベルであるときに、ノイズサンプリング信号ＴＮがパルス状にアクティブレベルになって、ノイズが容量３６２に書き込まれる。
【００２９】
その後、垂直走査回路２０４の第１行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ０）をアクティブレベルにする。これは、垂直走査回路２０４が画素アレイＧＡの第１行を選択することを意味する。この状態で、水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。これは、水平走査回路２０５が画素アレイＧＡの第１列から最終列までを順に選択することを意味する。これにより、出力アンプ２１０ａ、２１０ｂから画素アレイＧＡの第１行における第１列から最終列までの画素の光信号、ノイズが出力される。その後、垂直走査回路２０４の第２行に対応する単位垂直走査回路ＶＳＲがその行選択信号ＶＳＴ（ＶＳＴ１）をアクティブレベルにする。水平走査回路２０５の第１列から最終列に対応する単位水平走査回路ＨＳＲが列選択信号ＨＳＴ（ＨＳＴ０〜ＨＳＴｎ）をアクティブレベルにする。このような動作を最終行まで行うことによって１つの画像が画素アレイＧＡから出力される。
【００３０】
本発明の一つの実施形態に係る固体撮像装置１００は遮光層６００をさらに備える。図６を用いて、本実施形態の遮光層６００について説明する。図６では、図２に示された画素アレイＧＡの単位セル２００のうち、単位垂直走査回路ＶＳＲを含む第１単位セル２００ａと、単位垂直走査回路ＶＳＲと単位水平走査回路ＨＳＲとのいずれも含まない第２単位セル２００ｂとに着目する。図６（ａ）は第１単位セル２００ａ及び第２単位セル２００ｂの平面図を示し、図６（ｂ）はそのＡＡ線断面図を示す。
【００３１】
第１単位セル２００ａに含まれる画素を第１画素とよび、第２単位セル２００ｂに含まれる画素を第２画素と呼ぶ。第１単位セル２００ａは単位垂直走査回路ＶＳＲを含んでおり、第１光電変換素子２０２ａは単位垂直走査回路ＶＳＲに隣接している。一方、第１単位セル２００ａは単位垂直走査回路ＶＳＲと単位水平走査回路ＨＳＲとのいずれも含んでいない。すなわち、第２光電変換素子２０２ｂはいずれの走査回路にも隣接していない。単位垂直走査回路ＶＳＲが配置された領域に光電変換素子２０２を重ねて配置することはできないため、第１光電変換素子２０２ａの平面視における面積は第２光電変換素子２０２ｂの平面視における面積よりも小さくなる。そのため、それぞれの光電変換素子の全面に入射光６２０が照射される場合には、第１光電変換素子２０２ａの方が第２光電変換素子２０２ｂよりも感度が低くなりうる。そこで、本実施形態では、第１光電変換素子２０２ａの一部と第２光電変換素子２０２ｂの一部とをそれぞれ遮光層６００で覆うことによって、第１画素と第２画素との感度の差を低減しうる。
【００３２】
遮光層６００は単位セル２００ａ、２００ｂを覆う位置に配置される。すなわち、遮光層６００は、光電変換素子２０２ａ、２０２ｂ、画素内読出回路２０３及び単位垂直走査回路ＶＳＲを覆う。遮光層６００は、それぞれの光電変換素子２０２ａ、２００ｂを覆う位置において、遮光部６０１と開口部６０２とを有しうる。遮光部６０１は、光電変換素子２０２ａ、２０２ｂへの入射光６２０の一部分を遮光する。一方、開口部６０２は光電変換素子２０２ａ、２０２ｂを覆う位置に配置され、入射光６２０の残り部分を通す。すなわち、開口部６０２を通る入射光６２０は光電変換素子２０２ａ、２０２ｂへ照射されうる。
【００３３】
本実施形態では、第２光電変換素子２０２ｂを覆う遮光部６０１の面積を、第１光電変換素子２０２ａを覆う遮光部６０１の面積よりも大きくなるように遮光層６００を形成する。これにより、遮光層６００による第２画素の感度の低下量を、遮光層６００による第１画素の感度の低下量よりも大きくすることができる。さらに、第１光電変換素子２０２ａを覆う開口部６０２の面積と、第２光電変換素子２０２ｂを覆う開口部６０２の面積とが等しくなるように遮光層６００を形成してもよい。ここで、図６に示されるように一つの光電変換素子を覆う開口部６０２が複数の開口を含む場合に、一つの光電変換素子を覆う開口部６０２の面積とは当該複数の開口の面積の合計値を表す。このように、開口部６０２の面積を等しくすることによって、第１画素と第２画素との感度は等しくなりうる。
【００３４】
本実施形態において、遮光層６００は、第１アルミ層、第２アルミ層で形成された配線層６１０の上の第３アルミ層で形成されうる。光電変換素子を覆う遮光層と、単位垂直操作回路ＶＳＲを覆う遮光層と、画素内読出回路２０３を覆う遮光層とは図６（ｂ）に示すように同一層に形成されてもよいし、それぞれが別々の層に形成されてもよい。本実施形態の遮光層６００は、周期的に配置された複数の開口を開口部６０２として有する。これにより、各光電変換素子２０２において、光電変換素子２０２のそれぞれの部分への入射光６２０を満遍なく受光することが可能となる。
【００３５】
図６では単位垂直走査回路ＶＳＲを含む第１単位セル２００ａと単位走査回路を含まない第２単位セル２００ｂとに注目した。同様に、単位水平走査回路ＨＳＲを含む単位セル２００や垂直・水平両方の単位走査回路を含む単位セル２００も第２単位セル２００ｂよりも光電変換素子の平面視における面積が小さい。そのため、これらの単位セル２００についても、第２単位セル２００ｂと比較して、光電変換素子２０２を覆う遮光部６０１の面積が小さくように遮光層６００を形成してもよい。一般的には、本実施形態は、光電変換素子２０２の平面視における面積が異なる少なくとも２種類の画素を含む場合に適用しうる。光電変換素子２０２の平面視における面積の大きい画素２０１ほど、この光電変換素子２０２への入射光６２０を遮るための遮光部６０１の面積が大きくなるように遮光層６００を形成しうる。
【００３６】
続いて、図７を用いて本発明の別の実施形態に係る固体撮像装置について説明する。本実施形態に係る固体撮像装置は遮光層７００を備える。図６と図７とは遮光層７００の形状以外は同様のため、以下では遮光層７００についてのみ説明し、他の部分の説明を省略する。遮光層７００の遮光部７０１は、それぞれの光電変換素子２０２ａ、２０２ｂの四隅を覆う位置に配置され、その結果として、十字型の形状の開口部７０２が形成される。本実施形態でも、第１画素の光電変換素子２０２ａを覆う遮光部７０１の面積よりも、第２画素の光電変換素子２０２ｂを覆う遮光部７０１の面積の方が大きくなるように遮光層７００が形成される。また、第１画素の光電変換素子２０２ａを覆う開口部７０２の面積と、第２画素の光電変換素子２０２ｂを覆う開口部７０２の面積とが等しくなるように遮光層７００が形成されてもよい。
【００３７】
続いて、図８を用いて本発明の別の実施形態に係る固体撮像装置について説明する。本実施形態に係る固体撮像装置は遮光層８００を備える。図６と図８とは遮光層８００の形状以外は同様のため、以下では遮光層８００についてのみ説明し、他の部分の説明を省略する。遮光層８００の遮光部８０１は、それぞれの光電変換素子２０２ａ、２０２ｂの外側の領域を環状に覆う位置に配置され、その結果として、光電変換素子２０２ａ、２０２ｂの内側の領域を覆う矩形状の形状の開口部８０２が形成される。本実施形態でも、第１画素の光電変換素子２０２ａを覆う遮光部８０１の面積よりも、第２画素の光電変換素子２０２ｂを覆う遮光部８０１の面積の方が大きくなるように遮光層８００が形成される。また、第１画素の光電変換素子２０２ａを覆う開口部８０２の面積と、第２画素の光電変換素子２０２ｂを覆う開口部８０２の面積とが等しくなるように遮光層８００が形成されてもよい。さらに、それぞれの光電変換素子２０２を覆う開口部８０２が互いに同一の形状であってもよい。遮光層８００のように光電変換素子２０２の内側の領域を覆う位置に開口部８０２を形成することで、例えばマイクロレンズ等により入射光６２０が集約される場合に有利である。
【００３８】
図９は本発明に係る固体撮像装置をＸ線診断システム（放射線撮像システム）応用した例を示した図である。放射線撮像システムは、放射線撮像装置６０４０と、放射線撮像装置６０４０から出力される信号を処理するイメージプロセッサ６０７０とを備える。放射線撮像装置６０４０は、前述の固体撮像装置１００を図１（ｂ）に例示されるように放射線を撮像する装置として構成したものである。Ｘ線チューブ（放射線源）６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には被験者６０６１の体内部の情報が含まれている。イメージプロセッサ（プロセッサ）６０７０は、放射線撮像装置６０４０から出力される信号（画像）を処理し、例えば、処理によって得られた信号に基づいて制御室のディスプレイ６０８０に画像を表示させることができる。
【００３９】
また、イメージプロセッサ６０７０は、処理によって得られた信号を伝送路６０９０を介して遠隔地へ転送することができる。これにより、別の場所のドクタールームなどに配置されたディスプレイ６０８１に画像を表示させたり、光ディスク等の記録媒体に画像を記録したりすることができる。記録媒体は、フィルム６１１０であってもよく、この場合、フィルムプロセッサ６１００がフィルム６１１０に画像を記録する。
【００４０】
本発明に係る固体撮像装置は、可視光の像を撮像する撮像システムに応用することもできる。そのような撮像システムは、例えば、固体撮像装置１００と、固体撮像装置１００から出力される信号を処理するプロセッサとを備えうる。該プロセッサによる処理は、例えば、画像の形式を変換する処理、画像を圧縮する処理、画像のサイズを変更する処理および画像のコントラストを変更する処理の少なくとも１つを含みうる。
【特許請求の範囲】
【請求項１】
光電変換素子をそれぞれ有する複数の画素と、前記光電変換素子を覆う遮光層とを備える固体撮像装置であって、
前記遮光層は、前記複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、前記入射光の残り部分を通すための開口部とを有し、
前記複数の画素は、前記光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、
前記光電変換素子の平面視における面積の大きい画素ほど前記遮光部の面積が大きい
ことを特徴とする固体撮像装置。
【請求項２】
前記複数の画素のそれぞれの光電変換素子に対する前記開口部の面積は互いに等しいことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記開口部は周期的に配置された複数の開口であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記開口部の形状は十字型であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項５】
前記開口部の形状は矩形状であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項６】
前記固体撮像装置は前記複数の画素から出力される信号を走査するための走査回路を備え、
前記少なくとも２種類の画素は、前記走査回路に隣接する第１画素と前記走査回路に隣接していない第２画素とを含み、
前記第１画素の前記光電変換素子の平面視における面積は、前記第２画素の前記光電変換素子の平面視における面積よりも小さい
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理するプロセッサと
を備えることを特徴とする撮像システム。
【請求項１】
光電変換素子をそれぞれ有する複数の画素と、前記光電変換素子を覆う遮光層とを備える固体撮像装置であって、
前記遮光層は、前記複数の画素のそれぞれの光電変換素子に対して、当該光電変換素子への入射光の一部分を遮るための遮光部と、前記入射光の残り部分を通すための開口部とを有し、
前記複数の画素は、前記光電変換素子の平面視における面積が異なる少なくとも２種類の画素を含み、
前記光電変換素子の平面視における面積の大きい画素ほど前記遮光部の面積が大きい
ことを特徴とする固体撮像装置。
【請求項２】
前記複数の画素のそれぞれの光電変換素子に対する前記開口部の面積は互いに等しいことを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記開口部は周期的に配置された複数の開口であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項４】
前記開口部の形状は十字型であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項５】
前記開口部の形状は矩形状であることを特徴とする請求項１又は２に記載の固体撮像装置。
【請求項６】
前記固体撮像装置は前記複数の画素から出力される信号を走査するための走査回路を備え、
前記少なくとも２種類の画素は、前記走査回路に隣接する第１画素と前記走査回路に隣接していない第２画素とを含み、
前記第１画素の前記光電変換素子の平面視における面積は、前記第２画素の前記光電変換素子の平面視における面積よりも小さい
ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像装置。
【請求項７】
請求項１乃至６のいずれか１項に記載の固体撮像装置と、
前記固体撮像装置から出力される信号を処理するプロセッサと
を備えることを特徴とする撮像システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１９３６０（Ｐ２０１２−１９３６０Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１０−１５５２５９（Ｐ２０１０−１５５２５９）
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]