説明

Fターム[5C024HX35]の内容

光信号から電気信号への変換 (72,976) | 回路構成 (15,472) | 容量、キャパシタ (768)

Fターム[5C024HX35]に分類される特許

41 - 60 / 768


【課題】固体撮像装置に含まれる信号処理回路の増幅率を大きくするために、入力容量を大きい値とする、帰還容量を小さい値とする、もしくはその両方の手法があるが、容量値を大きくすることはチップ面積の増大をもたらし、容量値を小さくすることは製造ばらつきをもたらしうる。
【解決手段】帰還容量に代替して、第1容量素子および第2容量素子が直列に配置され、第1容量素子と第2容量素子とを接続する経路と基準電位との間に第3容量素子が配置されたフィードバック回路を採用する。 (もっと読む)


【課題】信号品質の劣化を低減すると共にチップ面積の増大を抑制し、かつ、ゲインの低下を低減する。
【解決手段】本発明の一態様に係る固体撮像装置は、画素を構成する回路要素が配置された第1の基板と第2の基板とが電気的に接続されている固体撮像装置であって、前記画素は、前記第1の基板に配置された光電変換素子と、前記光電変換素子で発生した信号を増幅して増幅信号を出力する増幅回路と、前記第2の基板に配置され、前記増幅回路から出力された前記増幅信号を蓄積する信号蓄積回路と、前記信号蓄積回路に蓄積された前記増幅信号を前記画素から出力する第1の出力経路と、前記増幅回路から出力された前記増幅信号を、前記信号蓄積回路を介さずに前記画素から出力する第2の出力経路とを切り替える切り替え回路と、を有することを特徴とする。 (もっと読む)


【課題】出力分解能を犠牲にすることなく、消費電力を低減することができるA/D変換装置、A/D変換方法および固体撮像装置を提供する。
【解決手段】
アナログ入力信号に応じてパルス信号を遅延させるn(n:正の整数、n≧2)個の遅延素子が円環状に接続され、第1の時刻から第2の時刻までパルス信号を伝播させるパルス遅延回路と、第1の時刻から第2の時刻よりも短い第3の時刻までの周回数をカウントするカウンタ回路と、第3の時刻までの周回数を上位ビットラッチ値として出力する上位ビットラッチ回路と、第3の時刻の位置を第1の下位ビットラッチ値として出力し、第2の時刻の位置を第2の下位ビットラッチ値として出力する下位ビットラッチ回路と、第1の時刻から第2の時刻までの周回数の上位ビット推定値と第2の下位ビットラッチ値とに基づいて、アナログ入力信号の大きさに応じたデジタル出力値を生成するデジタル演算回路と、を備える。 (もっと読む)


【課題】奥行計測用に発光させた光の反射光から被写体を撮像する場合、簡単な回路構成で外光や雑音の影響をなくし計測精度を向上させること。
【解決手段】1フレーム期間内に、2つの露光期間A,Bと、一方の露光期間Bに一致する1つの発光期間と、3つの出力期間C,A,Bを設ける。出力期間Cでは、映像信号を含まないランダム雑音を出力し、出力期間Aでは、露光期間Aの映像信号とランダム雑音とを出力し、出力期間Bでは、露光期間Aの映像信号と露光期間Bの映像信号とランダム雑音とを出力する。出力された3つの期間の信号を演算して、外光による映像信号とランダム雑音を除去して発光のみによる映像信号を取得する。 (もっと読む)


【課題】画素トランジスタにおける欠陥の異常成長を抑制する固体撮像素子を提供する。
【解決手段】半導体基板101のPウェル102の内部に形成され、入射光を光電変換する受光領域103と、Pウェル102の内部に形成されたウェル領域104と、Pウェル102の内部において、ウェル領域104に隣接して形成された素子分離領域105と、素子分離領域105の上に形成されたダミー素子109とを備える。 (もっと読む)


【課題】通信データの高速化、小型化、低消費電力化を図り、座標補正等を行うことを不要とする装置の提供。
【解決手段】画素回路11と電荷を蓄積保持する第1の保持回路12と第1の保持回路と第1の出力信号線41間に接続され、第1の制御信号S−Ccsにより、第1の保持回路に保持された電荷に対応する信号を前記第1の出力信号線41に通信用として出力する第1のスイッチ33と第2の制御信号S−Dtにより制御される第2のスイッチ32を介して第1の保持回路12の出力に接続され、第1の保持回路12の電荷を蓄積保持する第2の保持回路13と第2の保持回路13と第1の出力信号線41間に接続され、第3の制御信号S−Vrsにより制御され、第2の保持回路13に保持された電荷に対応する信号を第1の出力信号線41に撮像用として出力する第3のスイッチ34と、を含む。 (もっと読む)


【課題】静電気からの保護をより確実に行うことが可能な信号伝達装置等を提供する。
【解決手段】信号伝達装置は、信号の入力動作および出力動作のうちの少なくとも一方の動作を行う複数の画素と、画素に接続された1または複数の信号線を含む複数の配線と、複数の配線のうちの一の信号線と他の一の配線との間に配設され、第1トランジスタおよび容量素子を有する1または複数の静電気保護回路と、静電気保護回路に接続された第1制御線とを備えている。静電気保護回路では、第1トランジスタのゲートが、第1制御線と直接もしくは間接的に接続され、第1トランジスタにおけるソースおよびドレインのうちの一方が、一の信号線および容量素子の一端に接続されると共に、他方が他の一の配線に接続され、容量素子の他端が、第1トランジスタのゲートに接続されている。 (もっと読む)


【課題】 焦点検出用の画素の露光タイミングを適切に制御可能な撮像装置を提供する。
【解決手段】 撮像装置は、複数の焦点検出用画素および複数の撮像用画素が配置された画素アレイを有している。各焦点検出用画素は、入射光を光電変換して電荷を生成する第1光電変換部と、第1光電変換部から転送される電荷を蓄積するメモリ部と、メモリ部を遮光する遮光部とを有している。また、各撮像用画素は、入射光を光電変換して電荷を生成する第2光電変換部を有している。 (もっと読む)


【課題】面積の増加を抑制しつつ、フレームレートを向上できる固体撮像装置用信号処理装置を提供する。
【解決手段】本発明に係るアナログフロントエンド200は、CCD部100により出力されるアナログ信号を処理するアナログフロントエンド200であって、前記アナログ信号を増幅するアンプ201と、時系列に入力される、アンプ201により増幅されたn個のアナログ信号を保持するためのn個の容量203を含むマルチホールド回路210と、n個の容量203に保持されているn個のアナログ信号をn個のデジタル信号に変換するAD変換回路211とを備える。 (もっと読む)


【課題】S/Nを向上しつつ、ダイナミックレンジを広くする。
【解決手段】固体撮像装置10は、光電変換素子21と、光電変換素子21から信号電荷が転送される浮遊拡散層26とを有する複数の単位画素20が行列状に配置された画素アレイ部11と、画素列ごとに設けられ、かつ単位画素20から信号を読み出すための複数の信号線30と、画素列ごとに設けられ、かつ浮遊拡散層26と容量結合する複数の容量配線40と、複数の信号線30と複数の容量配線40との接続を切り替える複数のスイッチ素子42と、複数の容量配線40と電源線41との接続を切り替える複数のスイッチ素子43とを含む。 (もっと読む)


【課題】消費電力を抑制する。
【解決手段】個体撮像デバイスに、行方向および列方向に配列された複数の画素を有する画素アレイ部と、複数の画素から読み出された画素信号をアナログ信号として加重加算する加重加算部と、加重加算された画素信号をA/D変換するA/D変換部と、A/D変換された画素信号を演算する演算部とを設ける。この技術は、撮像装置に適用することができる。 (もっと読む)


【課題】高精度且つ高分解能のA/D変換を行いつつ、サイズ縮小を可能にしたA/D変換回路を搭載した半導体装置を提供する。
【解決手段】1つのループ状抵抗配線を複数の電源供給スイッチ及び複数の出力回路で共有化し、該抵抗配線及び複数の電源供給スイッチを用いて発生させた三角波(階段状)波形を有する参照電圧を利用する事で、煩雑な回路を用いることなくサイズ縮小を可能にしたA/D変換回路を出力回路に用いて、高精度なデジタル信号を得ることができる。また、A/D変換回路の構成要素が少ないため、並列型のA/D変換回路では、個々のA/D変換回路間でのばらつきを少なくすることができる。 (もっと読む)


【課題】画素単位で多ビットによるAD変換ができ、画素から発生するノイズの圧縮が可能で、微細画素にて多ビット高速撮像が可能な固体撮像素子およびカメラシステムを提供する。
【解決手段】画素は、埋め込み型フォトダイオード(PD)と、ゲートを入力として、ソースを出力とするソースフォロワ回路を形成する増幅トランジスタと、PDで光電変換された電荷を増幅トランジスタのゲートに転送する転送トランジスタと、を含み、増幅トランジスタは、埋め込み型PD、転送トランジスタが形成される基板から電気的に分離された半導体基板内に形成されて、増幅トランジスタの基板は浮遊状態になっており、読み出し部は、画素単位で画像信号を入出力するΔΣ変調器を含み、ΔΣ変調器の出力が画素の積分するための容量として機能する容量部にフィードバックされている。 (もっと読む)


【課題】本発明の実施形態は、ピクセル、ピクセル配列及びピクセル配列を含む画像センサーに関する。
【解決手段】本発明の実施形態によるピクセルは、光電変換部と、光電変換部で変換された電荷を蓄積するためのコンデンサと、コンデンサに接続されてコンデンサの電位に応じてキャパシタンスが変化する可変コンデンサと、コンデンサの電位を出力するためのスイッチング素子と、を含む。 (もっと読む)


【課題】簡単な回路構成で参照ランプ電圧に対してオフセット電圧を付加することができる固体撮像装置を提供することを課題とする。
【解決手段】固体撮像装置は、複数の画素の各列に共通に接続される出力線(13)と、ランプ状に変化する参照ランプ電圧を生成する参照ランプ生成回路(17)と、参照ランプ電圧と出力線のアナログ電圧とを比較する比較器(15)と、比較器の比較開始後に比較器の出力信号が反転するまでの時間をデジタル値としてカウントするカウンタ部(18,19)とを有し、参照ランプ生成回路は参照ランプ電圧をオフセット電圧に設定し、その後、比較器の入力端子がリセットされ、その後、参照ランプ生成回路は、参照ランプ電圧をオフセット電圧からランプ開始電圧にリセットし、その後、参照ランプ生成回路はランプ開始電圧からランプ状の参照ランプ電圧を生成し、比較器は比較を開始する。 (もっと読む)


【課題】 撮像画素と焦点検出用画素とを有する撮像素子において、撮像画素と焦点検出用画素との飽和容量の差異を抑制する。
【解決手段】 撮像画素が有する電荷蓄積層の静電容量と、焦点検出用画素が有する電荷蓄積層の静電容量とを異ならせることで、撮像画素と焦点検出用画素の受光効率の差異による飽和容量の差異を抑制する。この際、撮像画素が有する電荷蓄積層の静電容量と、焦点検出用画素が有する電荷蓄積層の静電容量の比を、絞り値と射出瞳距離の少なくとも一方の変化に伴う受光効率の比の変化を考慮して決定する。 (もっと読む)


【課題】二重の集積時間および条件付選択を備えるイメージセンサを提供する。
【解決手段】フォトダイオードから蓄積ノードへの第1の転送は第1の期間(Ti1)の後に、第2の転送は第1の期間とは異なる第2の期間(Ti2)の後に行う。第1の電荷転送後の蓄積ノードの電位を読取回路の第1のコンデンサ内で(shs1)、蓄積ノードを再初期化した後の電位を第2のコンデンサ内でサンプリングする(shr)。第2の転送後に取られる電位レベルを第1のコンデンサ内で条件付きで再サンプリングする(shs2)。第1の転送後の信号レベルを短いランプ期間(RMP1)にわたりランプ型変換器の差動増幅器に適用し、終了時における増幅器の出力の状態に応じ再サンプリングを実行するかどうかに関する決定を下し、コンデンサ内でサンプリングした差動信号レベルの最終的ランプ(RMP2)を用いた完全なアナログ−デジタル変換が終了する。 (もっと読む)


【課題】 装置の特性変動を好適に低減可能で且つ動作制御が簡便な軽量薄型の撮像装置又はそれを用いた撮像システムを提供する。
【解決手段】 撮像装置は、半導体層を含む変換素子201を有する画素を複数備えた検出部101と、検出部101を駆動する駆動回路102と、を含み、電気信号を出力する撮像動作を行う検出器104と、変換素子201に電圧を供給する電源部107と、電源部107からの電圧の供給が開始されてから撮像動作が開始されるまでの間の少なくとも一部の期間に半導体層に与えられる電圧が、撮像動作において半導体層に与えられる電圧よりも高くなるように、電源部107を制御する制御部106と、を有する。 (もっと読む)


【課題】大きなダイナミックレンジを有する画像センサーを提供する。
【解決手段】各画素は少なくとも1つのフォトダイオードPHD、電荷蓄積ノード18、電子増倍増幅構造AMP、フォトダイオードから増幅構造に電子を移動させる手段TR1、増倍後に増幅構造から蓄積ノードに電子を移動させる手段TR2、蓄積ノードの電位を再初期化するためのトランジスタRSを備える。画素は、電荷蓄積ノードの電位の再初期化後、及び蓄積ノードへの電子の移動後にその電位をサンプリングし、そして対応する輝度測定を提供する読み取り回路によって読み取られる。センサーはさらに、同一のフレームの間に2つの異なる継続期間で電荷の統合を行うため、及びこれらの継続期間中に統合された複数の電荷に対して異なる増倍係数を増幅構造に与えるための手段を備える。第一の係数又は第二の係数に対応する輝度測定は、画素の輝度に応じて画素ごとに選択される。 (もっと読む)


【課題】信号配線、ゲート配線の寄生容量を低下させ、感度の向上、ノイズの減少を図る放射線検出装置を提供する。
【解決手段】絶縁基板上に配置されたスイッチ素子と、スイッチ素子上に配置された放射線を電荷に変換する変換素子とを含み、スイッチ素子と変換素子とは接続されている画素を有し、画素は絶縁基板上に行列に二次元配列され、絶縁基板上に配置された行方向に配列された複数のスイッチ素子が共通に接続されるゲート配線と、列方向に配列された複数のスイッチ素子が共通に接続される信号配線と、を有し、スイッチ素子と変換素子の間に複数の絶縁層が配置され、ゲート配線又は信号配線の少なくとも一方が、複数の絶縁層に挟まれて配置されている。 (もっと読む)


41 - 60 / 768