【課題】複数の発光素子が列状に配列されたラインヘッドを用いる画像形成装置および画像形成方法において、ラインヘッドの点灯制御に関連する処理の一部をラインヘッドの構成にかかわらず共通化して高い汎用性で画像形成を行う。
【解決手段】メインコントローラＭＣ、ヘッドコントローラＨＣおよび各ラインヘッド２９が相互に物理的に分離して設けられ、シリアル通信線を介して相互に接続されている。そして、ヘッドコントローラＨＣからメインコントローラＭＣにリクエスト信号が出力され、メインコントローラＭＣにより画像形成指令に含まれる画像信号に信号処理が施されてトナー色に対応するビデオデータが生成され、リクエスト信号に応じてヘッドコントローラＨＣに送信され、ビデオデータに対してラインヘッドの構成に関連するデータ処理が施され、該処理済データに基づいてラインヘッドの点灯が制御される。 （もっと読む）

【課題】ミラーの共振周波数を所望の値に維持する。
【解決手段】ミラー制御装置は、回動可能に支持されたミラー２３０と、ミラー２３０から離間して配置された電極３４０ａ〜３４０ｄと、ミラー２３０の所望の傾斜角に応じた駆動電圧を電極毎に生成する駆動電圧生成手段４０１と、ミラー２３０の共振周波数を検出するミラー共振周波数検出手段４０２と、各電極３４０ａ〜３４０ｄに共通のバイアス電圧を生成し、バイアス電圧と電極毎の駆動電圧とを加算して、加算後の電圧を対応する電極３４０ａ〜３４０ｄに印加するバイアス電圧印加手段４０３とを備える。バイアス電圧印加手段４０３は、ミラー２３０の共振周波数が所望の値になるようにバイアス電圧を制御する。 （もっと読む）

【課題】ＬＥＤ素子のドライバＩＣがカスケードに接続されて、ドライバＩＣ内のシフトレジスタを介してデータ転送する駆動装置では、データ転送用クロックが、例えば小振幅差動信号で各ドライバＩＣに供給されるが、印刷制御部からＬＥＤヘッドにクロックを伝達するための接続ケーブルの特性インピーダンスは任意に設定できないため、ＬＥＤヘッド基板の特性インピーダンスと整合できずに信号反射を生じ、この信号反射波と信号遷移タイミングとが重なって誤動作が発生する問題があった。
【解決手段】
複数のドライバＩＣ１０１に共通に接続されるクロック配線２５２及びボンディングワイヤ２５５と、クロック配線２５２に信号伝達する特性インピーダンスを持つ接続ケーブル６０が接続されるコネクタ２５３と、コネクタ２５３とクロック配線２５２の間に接続される入力部抵抗４２４，４３とを備え、インピーダンス整合を行う。 （もっと読む）

【課題】有機光電変換素子をバイアス一定状態で動作させ、発生した光電流を駆動回路で蓄積することで、高ＳＮ比、優れたリニアリティ特性で情報を読取ることが出来る信頼性に優れたイメージセンサを提供すること。
【解決手段】有機化合物層で形成された有機光電変換層７がＩＴＯ陽極６とアルミ陰極８の間に狭持された光電変換素子３と、光電変換素子３で生成された信号電荷を検知する検知手段および検知手段で検知した信号電荷を読み出す信号電荷読出手段を有する駆動回路を搭載したＩＣチップ４と、を基板上に備えるイメージセンサであって、検知手段は、光電変換素子３のＩＴＯ陽極６とアルミ陰極８との電位差を所定の値になるように保ち、光電変換素子３から生成される信号電荷を蓄積して検知する回路からなる。 （もっと読む）

【課題】高解像度で、しかも小型のラインヘッドおよび該ラインヘッドを装備する画像形成装置を提供する。
【解決手段】複数の発光素子グループ２９５が２次元配置されるとともに、各発光素子グループ２９５から射出される光ビームを拡大光学系のマイクロレンズ（結像レンズ）ＭＬにより感光体ドラム表面（被走査面）上に結像している。このため、基板２９３における発光素子グループ２９５の配設間隔が広がり、比較的広い隙間領域ＡＲが形成される。そして、各隙間領域ＡＲに駆動回路Ｄ２９５や配線ＷＬが配置されている。したがって、解像度を高めるために発光素子２９５１の数を増大させたとしても、基板サイズを増大させることなく、該基板２９３上に十分な駆動回路スペースや配線スペースを確保することができる。 （もっと読む）

【課題】光源装置を基板に対して適切に取り付けることが可能なイメージセンサモジュールを提供すること。
【解決手段】基板１と、光源装置２と、導光体４と、複数のセンサＩＣチップ３と、を備えたイメージセンサモジュールＡ１であって、光源装置２は、主走査方向ｘおよび副走査方向ｙのいずれにも直角である方向に延びる部分を有する複数の端子２２を有しており、基板１には、その主走査方向ｘ一端から突出する複数ののリード７が固定されており、各端子２２と各リード７とは、互いに接合されている。 （もっと読む）

【課題】有機光電変換画素による画像データの品質が高いものを歩留りよく作製し易い情報読み取りセンサを提供すること。
【解決手段】支持基板１と、該支持基板１上に配置された複数の有機光電変換画素５であって、各々が支持基板１上に配置された第一電極２と、該第一電極２上に配置された有機光電変換部３ａと、該有機光電変換部３ａ上に配置された第二電極４とを有する複数の有機光電変換画素５と、該複数の有機光電変換画素５の上方に配置された光透過性基板６と、該光透過性基板６上に配置されて複数の有機光電変換画素５それぞれへの入射光の波長域を制限する光学フィルター部７とを用いて情報読み取りセンサＳ₁を構成する。 （もっと読む）

【課題】複数の光源部を接続する際の煩雑な配線処理が不要な光電変換センサユニットを提供することを目的とする。
【解決手段】光電変換素子部１および光電変換素子部１を駆動する光電変換素子駆動部２が配置された基板３と、基板３上に形成された配線パターンにより電源と電気的に接続されて基板６上に形成され、光を放射する複数の光源部３と、基板６上に配置され、端面から入射した光を拡散させて被読み取り原稿に対してライン状に照射する線状照明装置４と、基板６上における線状照明装置４の端面と光源部３との間に配置され、光源部３からの光を線状照明装置４側の端面である反射面で反射して線状照明装置４に入射させる棒状導光体５と、基板６上に配置され、線状照明装置４により照射された被読み取り原稿からの反射光を結像して光電変換素子部１に入射させる結像光学系７とを有する構成とする。 （もっと読む）

【課題】光電変換素子の出力に含まれるオフセット出力を均一化することのできる光電変換センサを得ること。
【解決手段】光電変換部３は、３つの光電変換素子ａ，ｂ，ｃの列「ａ，ａ’，ａ”」「ｂ，ｂ’，ｂ”」「ｃ，ｃ’，ｃ”」で構成されるが、各光電変換素子は同じ素子面積であり同じ容量値Ｃ_１を有している。光電変換素子ａ，ｂ，ｃを出力回路４に接続する配線５は、全て同じ形状・長さであり配線容量値Ｃ_２は全ての配線５において同じである。出力回路４内の各駆動回路７で用いる電荷蓄積用の容量素子の値Ｃ_３は全ての容量素子において同じである。比α｛α＝（Ｃ_１＋Ｃ_２）／Ｃ_３｝は、全ての光電変換素子においてほぼ等しくなり各光電変換素子のオフセット出力は均一化される。出力回路４ではＡ／Ｄ変換範囲の基準レベルを統一した共通のＡ／Ｄ変換回路８を使用することができる。 （もっと読む）

【課題】 半導体ウエハのダイシング時に下地絶縁層１１が外力を受けて剥離する。
【解決手段】 基板１０上の下地絶縁層１１に対し、基板１０の端部に分離して形成されている分離パターン部１５を設け、ダイシング時に分離パターン部１５の微小分離部分１５ａを剥離させて下地絶縁層１１に外力が加わり膜剥離が広がることを防止する。 （もっと読む）

【課題】 高解像度の固体撮像装置を提供する。
【解決手段】 固体撮像装置は、受光領域を有する半導体基板と、半導体基板の受光領域に行列状に形成された多数の画素であって、各画素が相対的に広い面積を有する主感光部と相対的に狭い面積を有する従感光部とを含む多数の画素と、前記主感光部と従感光部を含む１画素の上方に１つの開口を有する遮光膜と、前記主感光部、前記従感光部のいずれからも選択的に画像信号を取り出すことのできる電荷読出機構と、を有する。 （もっと読む）

【課題】露光量を低下させることなく、主走査方向における露光ムラを防止する。
【解決手段】露光ヘッド１０は、光源１２と、導光部材１４と、液晶シャッタ１６とから構成される。光源１２は、第１端部１８に配置される。液晶シャッタ１６の共通電極４０は主走査方向長い帯状に形成され、第２端部２０に、ドライバ３４から延びた配線パターン４４が接続される接続部５０が設けられている。光源１２からの照明光は、光源１２からの距離に起因して第２端部２０へ向かうほど減少するが、液晶シャッタ１６においては、接続部５０から距離に起因して第１端部１８へ向かうほど露光量が低下するので、感熱材料の最終的な露光量が、主走査方向において均斉化される。 （もっと読む）

【課題】 発光素子本体から出射されロッドレンズに入射する光の入射光量を増加させるとともに、発光層からの光の取出し効率を向上させることができる発光素子を提供する。
【解決手段】 基板２の厚み方向一方側の表面部２ａに形成され、通電されることによって発光する発光素子本体３と、発光素子本体３から出射された光を反射する反射体５とを覆い、発光素子本体３と反射体５との間の空隙に充填されるように、透光性を有し、かつ空気よりも高い屈折率を有する材料から成る導光体６が設けられる。 （もっと読む）

【課題】小型化、高精度化が可能で生産性の良い光学式反射型情報読み取りセンサおよびそのような光学式反射型情報読み取りセンサを搭載した電子機器を提供する。
【解決手段】光学式反射型情報読み取りセンサ１は、情報読み取り用の光を発光する発光素子部２と、発光素子部２が発光した光を照射光ＬＢｅとして光学式反射型情報読み取りセンサ１の外部に配置された被検出物５の被検出情報面５ｓに照射する発光レンズ部３と、被検出情報面５ｓに照射された光の反射光としての拡散反射光ＬＢｄを結像させる受光レンズ部８と、結像された拡散反射光ＬＢｄを受光する受光素子部７とを１つの筐体９に収納してあり、被検出情報面５ｓに表されたバーコードなどの被検出情報としての被検出情報パターン５ｐを検出する。 （もっと読む）

【課題】従来の機能を維持しながら、種々の要求に応じた態様で搭載することができる発光ユニット及び照明装置を提供することを目的とする。
【解決手段】発光素子と、該発光素子が電気的に接続された複数のリードフレームと、該リードフレームが少なくともその一端を突出するようにインサートされ、かつ前記発光素子からの光を取り出す発光窓を備えたパッケージとを有し、前記リードフレームの一端は、少なくとも末端が前記発光窓に対して傾斜していることを特徴とする発光ユニット。 （もっと読む）

【課題】駆動装置が形成された半導体基板上の空き領域に薄膜状のＬＥＤアレイチップを接着した複数の半導体複合装置を、更に支持基板上に実装して例えばボンディングワイヤなどの配線を用いて接続する形態のＬＥＤヘッドなどでは、発光部からの出射光がボンディングワイヤなどのチップ上の反射物で反射し、ノイズとして出力される問題があった。
【解決手段】発光素子２８を備えた半導体薄膜２０と、発光素子２８を駆動する駆動回路を備えて前記半導体薄膜を所定位置に配置した駆動回路基板と、駆動回路基板に備えられて外部回路と接続される接続パッド１０３と、発光素子２８と接続パッド１０３の間に備えられた遮光層１３０とを有し、遮光層１３０によって、発光素子２８から放射される光が、接続パッド１０３に接続される接続ワイヤ１４３に到達するのを防ぐように構成する。 （もっと読む）

【課題】駆動装置が形成された半導体基板上の空き領域に薄膜状のＬＥＤアレイチップを接着して形成する半導体複合装置では、発光部の配列方向と略直角方向の幅を小さくできず、ＬＥＤアレイチップの面積を小さくすることが困難であった。
【解決手段】ｎ側コンタクト層２１ｃ、ｐ側コンタクト層２２ｄ、及び発光素子３０を備えた半導体薄膜２０と、発光素子３０を駆動する駆動回路を備えて半導体薄膜２０を所定位置に配置して複数の光学素子３０を配列する駆動回路基板（１０１，１０２）とを有し、複数の発光素子３０を配列した配列方向に、発光素子３０と、ｎ側コンタクト層２１ｃにコンタクトをとる第１導電側電極１１５とを配置する。 （もっと読む）

【課題】より安定した状態で供給されるエレクトロルミネッセント素子の電位によって、光検出素子の特性を高効率で制御することのできる光検出素子を備えた光ヘッドを提供する。
【解決手段】第1の電極と第2の電極とで発光層を挟むように形成された光源としてのエレクトロルミネッセント素子と、前記エレクトロルミネッセント素子から出力される光を検出する光電変換部を備えた光検出素子とを積層配置した光ヘッドであって、前記エレクトロルミネッセント素子の前記光検出素子側に位置する第1の電極を介して前記光検出素子の光電変換部全体を覆うように形成されることにより、エレクトロルミネッセント素子の第1の電極が、光検出素子の光電変換部全体に対向しており、安定した電位であるこの第1の電極の電位によって光検出素子のチャネル特性の制御が確実となり、安定した発光特性をもつ光ヘッドを提供することが可能となる。 （もっと読む）

【課題】 チップ面積を減少させて駆動装置のコスト低減を図ること。
【解決手段】 共通データ線Ｄは、第１のドットメモリ群と、第２のドットメモリ群とを被駆動素子の配列順に一対にして直列接続し、第１のワード線（ＷＯ０、ＷＯ１、ＷＯ２、ＷＯ３）は、第１のドットメモリ群に接続し、第２のワード線（ｗｏ０、ｗｏ１、ｗｏ２、ｗｏ３）は、第２のドットメモリ群に接続し、データ書込手段が第１のドットメモリ群への補正値と第２のドットメモリ群への補正値とをタイミングをずらせて供給し、所定のタイミングに合わせて第１のワード線（ＷＯ０、ＷＯ１、ＷＯ２、ＷＯ３）、及び第２のワード線（ｗｏ０、ｗｏ１、ｗｏ２、ｗｏ３）に書込信号を供給する。 （もっと読む）

【課題】画像劣化を引き起こすことのない光書込みヘッドを提供する。
【解決手段】複数個のチップを偶数番チップと奇数番チップとに分けて、偶数チップのφ２端子をφ２Ｅライン１４に、奇数番チップのφ２端子をφ２Ｏライン１６に接続する。奇数番チップのφ_Ｉ端子をまとめてφ_Ｉ１ライン１８に、偶数番チップのφ_Ｉ端子をまとめてφ_Ｉ２ライン２０に接続する。全チップのφ_Ｉ端子は、φ_Ｉライン２２に接続され、全チップのＶ_ＧＡ端子はＶ_ＧＡライン２４に接続する。光書込みヘッドの各ラインは、バッファｂ１，ｂ２，ｂ３，ｂ４，ｂ５を経て端子に接続されている。バッファｂ２，ｂ３は３ステートバッファとし、バッファｂ２，ｂ３の出力は、高抵抗値のプルダウン抵抗３０，３２を経て、Ｖ_ＧＡライン２４に接続する。 （もっと読む）