【課題】チップ一体型パッケージ、半導体装置を提供する。
【解決手段】半導体基板１２上に積層した絶縁層１４と、前記絶縁層１４に横倒しに埋め
込んだ態様で形成され、前記半導体基板１２に形成された回路または外部回路と電気的に
接続するソレノイド型のインダクタ２８と、前記絶縁層１４において前記インダクタ２８
の両端の開口部２８ａを塞ぐ位置に埋め込んだ態様で形成した一対の磁性部材（磁性板３
５、磁性膜３６、磁性樹脂３８）と、を有することを特徴とする。 （もっと読む）

【課題】伝送線路バランのインピーダンスを整合することが可能なバラン実装デバイスを提供する。
【解決手段】一端が平衡信号出入力端３０ａ，３５ａであり、他端が接地端３０ｂ，３５ｂであり、電気的に独立して設けられた２つの平衡信号伝送路３０，３５と、一端が不平衡信号入出力端５０ａであり、他端が開放端５０ｂである不平衡信号伝送路５０とが、誘電体層２４を介して対向してなる積層型バランを備えたバラン実装デバイスにおいて、一端が不平衡信号入出力端５０ａに導通され、他端が積層型バランに対して不平衡信号を入出力するための不平衡信号入出力端子部５９に導通され、不平衡信号伝送路５０の不平衡信号入出力端５０ａを有する側の平面スパイラル部５０ｄの中心スペース部Ｅ２に配置されたインダクタ１２０を不平衡信号伝送路５０と直列接続する。 （もっと読む）

【課題】多層構造のオンチップインダクタ素子において、インダクタの表皮効果を低減してＱ値を向上させる。
【解決手段】単一のインダクタ配線１から構成される、又は複数のインダクタ配線１を上下に積層して並列接続したものから構成されるインダクタ配線層を３層以上有し、各インダクタ配線層は上下に積層されて直列接続されており、最上層と最下層のインダクタ配線層を除く中間層の各インダクタ配線層の実効的な膜厚が、該最上層及び最下層のインダクタ配線層の実効的な膜厚よりも大きいことを特徴とする、半導体基板上絶縁膜中のオンチップインダクタである。 （もっと読む）

【課題】
本発明は、導電体層の形状精度に優れる電子部品の製造方法を提供することを目的とする。
【解決手段】
本発明は、絶縁体層を用意するＡ工程と前記絶縁体層に所定の導電体層を形成するＢ工程からなる。前記Ｂ工程は、前記所定の導電体層の形状に対応する突起を型の下面に有する第１型を用意する第１工程と、前記第１型を前記絶縁体層に押圧することにより前記所定の導電体層の収納領域を前記絶縁体層に形成する第２工程と、前記絶縁体層に導電体ペーストを印刷して導電体層を形成する第３工程と、前記所定の導電体層の形状に対応する溝を型の下面に有する第２型を用意する第４工程と、前記第２型を前記導電体層に押圧することにより前記所定の導電体層を形成する第５工程と、前記導電体層の一部を除去することにより、前記所定の導電体層を前記絶縁体層に形成する第６工程を備える。 （もっと読む）

【課題】大きなインダクタンス値及び高いＱ値を得ることができる電子部品及びその製造方法を提供する。
【解決手段】コイルＬは、積層体１２に内蔵されている複数のコイル導体２０ａ，２０ｂ、複数のコイル導体２０ａ，２０ｂに設けられている複数のランド部２２ａ，２２ｂ、及び、複数のランド部２２ａ，２２ｂを接続するビアホール導体ｂ１により構成されている。引き出し導体２４ａ，２４ｂは、積層体１２に内蔵され、かつ、コイルＬと外部電極とを接続している。複数のコイル導体２０ａ，２０ｂは、ｚ軸方向から平面視したときに、互いに重なり合うことにより長方形状の環状の軌道Ｒを形成している。複数のランド部２２ａ，２２ｂは、ｚ軸方向から平面視したときに、軌道Ｒの短辺Ｌ１上において軌道Ｒの外側に突出し、かつ、引き出し導体２４ａ，２４ｂと重なっていない。 （もっと読む）

【課題】インダクタのＱ値を劣化させることなく、引き出し配線の寄生インダクタンスの影響による共振周波数の設計値からのずれを抑制した電気回路を提供する。
【解決手段】平面スパイラルコイル１３を有するインダクタ１０と、平面スパイラルコイル１３の外側に配されたキャパシタ２０を備えた電気回路であって、平面スパイラルコイル１３が形成された面の上方または下方で平面スパイラルコイル１３を横切る引き出し配線４０が、平面スパイラルコイル１３の内周端１２に導通され、引き出し配線４０とキャパシタ２０のいずれかの電極２２とが電気的に接続され、平面スパイラルコイル１３の周方向において、平面スパイラルコイル１３の内周端１２は、平面スパイラルコイル１３の外周端１１と同じ側に設けられ、キャパシタ２０が平面スパイラルコイル１３の近傍に配置されている。 （もっと読む）

【課題】製品規格に適合しつつコイル内径を大きく設定することが可能であるとともに、小型で高Ｑ値を有する積層インダクタを提供する。
【解決手段】コイル導体パターン２間に絶縁層３が介在するような態様で、複数のコイル導体パターンと複数の絶縁層が積層された積層体４と、絶縁層に形成されたビアホール５を介してコイル導体パターンどうしが電気的に接続されることにより形成され、積層方向に沿って中心軸を有するコイル６と、積層体の実装面に形成され、各外部電極にコイルの一対の端部が、絶縁層に形成されたビアホールを介してそれぞれ電気的に接続された一対の外部電極７とを備え、各コイル導体パターンは、その一部が積層体の実装面を除いた非実装面の一部に露出している構成とする。 （もっと読む）

【課題】導体線１１の抵抗値が低くＱ値が高いスパイラルインダクタを提供する。
【解決手段】スパイラルインダクタは、平板状の絶縁基板１０と、絶縁基板１０の主表面に配置されたらせん形状を有する導体線１１とを有する。導体線１１は線分状の複数の要素Ｐ１〜Ｐ１２を直列に接続した多角形に近似した形状を有する。要素Ｐ１〜Ｐ１２同士の接続箇所において導体線１１の外側の角部を切り欠いたベンド部Ｃ１〜Ｃ１１をそれぞれ形成することにより、高周波の分野において導体線１１の外側の角部で発生する反射を抑制することができる。 （もっと読む）

【課題】互いに磁気的に負に結合するコイル間の磁気的な結合係数を適切な大きさにすると共に、形状を小型化する。
【解決手段】絶縁体層１１Ａ〜１１Ｎとコイル用導体パターン１２Ａ〜１２Ｄ、１３Ａ〜１３Ｄを積層し、コイル用導体パターンによって内部にコイルが形成された第１のコイル部、絶縁体層とコイル用導体パターンを積層し、コイル用導体パターンによって内部にコイルが形成された第２のコイル部及び、第１のコイル部と第２のコイル部間に配置された磁気結合用窓Ｈを有する電極を積み重ねて積層体が形成され、第１のコイル部と第２のコイル部間に配置された電極は磁気的結合用窓Ｈに連なるスリットＳが形成される。第１のコイル部のコイルと第２のコイル部のコイルは、磁気的に負に結合させる。 （もっと読む）

【課題】インダクタ配線を２種類以上の組成の異なる金属により構成することにより、簡単な工程により精度よく再現性よく凹凸を設けることができて高周波領域で動作する時の表皮効果によるＱ値の減少を精度よく再現性よく抑制できるインダクタおよびそのインダクタの製造方法を提供する。
【解決手段】本発明のインダクタ１００は、半導体基板１０１と、この半導体基板１０１の上部に２種類以上の金属元素を含む金属層１１１１、１１１２が多層に積層された積層金属層からなるインダクタ配線１１１とを備え、このインダクタ配線１１１は、積層金属層を半導体基板１０１の上部に螺旋状で平面形状に配置され、積層金属層のうち隣接する少なくともいずれか２層の金属層１１１１、１１１２は積層方向に垂直な方向の幅が異なって配置されている。 （もっと読む）

【課題】インダクタのＱ値を減少させることなく、外部回路からのノイズを遮断するシールド部材１２ｂを小型化する。
【解決手段】スパイラルインダクタは、第１の導体層に配置されたらせん形状を有する第１の導体線１１ａと、第２の導体層に配置された、第１の導体線１１ａと略同一のらせん形状を有する第２の導体線１２ａと、第１の導体層及び第２の導体層の間に配置された絶縁膜と、第２の導体線１２ａの長さ方向に沿って並べられ、絶縁膜を貫通して第１の導体線１１ａと第２の導体線１２ａとの間をそれぞれ電気的に接続する複数のビア２１と、第２の導体線１２ａの周囲を取り囲むシールド部材１２ｂとを備える。第２の導体線１２ａの最外周部分Ｐ_１〜Ｐ_８のうち少なくともシールド部材１２ｂに近接する部分Ｐ_２、Ｐ_４、Ｐ_６、Ｐ_８において、内側ビア２１ｂが第２の導体線１２ａの線幅方向の中心よりも内側で第２の導体線１２ａに接触している。 （もっと読む）

【課題】シリコン基板の抵抗の変動の影響を受けずに、Ｑ値が高く且つばらつきの少ないインダクタ素子を提供する。
【解決手段】インダクタ素子では、絶縁膜２を介してＰ型シリコン基板１の上にインダクタ３が形成されている。Ｐ型シリコン基板１の上面では、Ｐ型シリコン基板１よりも高濃度なＰ^＋層６とＮ^＋層５とが互いに間隔を開けて形成されており、Ｐ^＋層６とＰ型シリコン基板１の一部分７とＮ^＋層５とはこの順で繰り返し形成されており、それぞれは縞状に形成されている。 （もっと読む）

【課題】Ｑ値の低下を抑制でき、小型化が可能な電子部品及びそれを備えた電子機器を提供すること。
【解決手段】基板５と、基板５上に設けられた絶縁層７と、絶縁層７の基板５とは反対側の面７ａに設けられたスパイラルコイル８と、スパイラルコイル８と電気的に接続される外部端子１２とを備えており、外部端子１２は、基板５の側面５ｃに対向するように設けられていることを特徴とする電子部品２。 （もっと読む）

【課題】複数のビアが導体線に接触する線幅方向の位置を最適化してスパイラルインダクタのＱ値を向上させる。
【解決手段】スパイラルインダクタは、第１の導体層に配置されたらせん形状を有する第１の導体線１１ａと、第２の導体層に配置された、第１の導体線１１ａと略同一のらせん形状を有する第２の導体線１２と、第１の導体層及び第２の導体層の間に配置された絶縁膜と、第２の導体線１２の長さ方向に沿って並べられ、絶縁膜を貫通して第１の導体線１１ａと第２の導体線１２との間をそれぞれ電気的に接続する複数のビア２１とを備える。複数のビア２１には、第２の導体線１２の線幅方向の中心よりも外側で第２の導体線１２に接触する外側ビア２１ａと、前述した中心よりも内側で第２の導体線１２に接触する内側ビア２１ｂとが含まれる。 （もっと読む）

アセンブリは非半導体基板に例えば複数の低抵抗マイクロバンプによってフリップチップボンドされた集積回路ダイを含む。一つの新規な態様では、新規な高周波数変圧器の少なくとも一部が非半導体基板内に配置され、ここでは前記非半導体基板がボール・グリッド・アレイ（ＢＧＡ）集積回路パッケージの基板である。低抵抗マイクロバンプの少なくとも一つは前記基板内の前記変圧器の部分を前記集積回路ダイ内の回路に接続する。２ギガヘルツで、前記新規な変圧器は少なくとも０．４のカップリング係数ｋおよび少なくとも１０の変圧器品質ファクタＱを有する。前記新規な変圧器構造は、セルラフォン内のＲＦトランシーバの送信チェーン内のドライバ増幅器のシングルエンド入力に差動出力をカップリングする用途に用いられる。
（もっと読む）

【課題】共振器のＱ値を高く保ったまま全体に小型化でき、また共振器間の結合の自由度を高めたＬＣ複合部品を構成する。
【解決手段】誘電体層１０１にはキャパシタ電極１１１，１１２およびそれらから引き出された入出力端子電極１１３，１１４が形成されていて、誘電体層１０２にはグランド電極１２０、誘電体層１０６にはキャパシタ電極１４０がそれぞれ形成されている。誘電体層１０３には直線状の線路電極１３１ａ，１３２ａ、誘電体層１０４にはコ字状の線路電極１３１ｂ，１３２ｂ、誘電体層１０５にはクランク状の線路電極１３１ｃ，１３２ｃ、がそれぞれ形成されている。誘電体層１０３，１０４，１０５には各線路電極の端部同士を接続するビア電極１６１ａ，１６２ａ，１６１ｂ，１６２ｂ，１６１ｃ，１６２ｃが形成され、これらのビア電極と線路電極とによって二重螺旋状の電極が構成されている。 （もっと読む）

【課題】高い構造強度と高いＱ値とを有するインダクタの提供を図る。
【解決手段】インダクタ１０は、エアブリッジ部１２とエアブリッジ部１３とを備える。エアブリッジ部１２は、基板１上の複数の支持位置１１の間に、基板１から浮き上がる状態で架設される。エアブリッジ部１３は、エアブリッジ部１２上の複数の支持位置１１の間に、第１のエアブリッジ部１２から浮き上がる状態で架設される。これによりエアブリッジ部１２とエアブリッジ部１３とが並列に接続されて電流が分散し、エアブリッジ部１２およびエアブリッジ部１３それぞれでの導体損が低減する。 （もっと読む）

【課題】Ｑ値を向上しかつ大電流を流すことが可能なインダクタの提供。
【解決手段】半導体基板１上に絶縁膜２を設ける。絶縁膜２上に螺旋状のインダクタ９を設ける。インダクタ９の表面に導電簿層（めっき層）８を設ける。導電簿層８はインダクタ９より導電率が高い。 （もっと読む）

パターン化された接地平面を有するインダクタが、説明される。一設計においては、インダクタは、第１の層上に形成された導体と、その導体の下の第２の層上に形成されたパターン化された接地平面と、を含む。パターン化された接地平面は、オープンな中心エリアと、導体の形状に整合した形状と、を有する。パターン化された接地平面は、複数のシールド、例えば、八角形の形状の導体の８つの辺についての８つのシールド、を含んでいる。各シールドは、導体に垂直に形成された複数のスロットを有する。パターン化された接地平面を別個のシールドへと分割することと、各シールド上にスロットを形成することとは、パターン化された接地平面上の渦電流の流れを防止するのに役立ち、これは、インダクタのＱを改善することができる。複数の相互接続は、複数のシールドを回路接地へと結合し、この回路接地は、導体の中心に位置することができる。
（もっと読む）

【課題】縦方向に空隙を介し離間して設けられたスパイラル状のコイルを有する電子部品において、機械強度および耐衝撃能力を確保すること。
【解決手段】本発明は、基板５０と、基板５０上に設けられたスパイラル状の第１コイル１０と、第１コイル１０上方に空隙を介し離間して設けられたスパイラル状の第２コイル２０と、第１コイル１０と第２コイル２０とを電気的に接続する第１接続部３２と、基板５０上に設けられ、第１コイル１０または第２コイル２０を外部と接続するための配線１８、２８と、第２コイル２０の最外周の外側の側面に機械的に接続され、配線１８、２８または第１コイル１０が形成されていない基板５０上に機械的に接続された第２接続部３８と、を具備する電子部品である。 （もっと読む）