【課題】層面内における横方向の縮みが最小化されておりかつ公知の方法に比べて作製が容易なシート積層体を含むモノリシックセラミック素子を提供すること。
【解決手段】本願発明のシート積層体は、機能性セラミックからなる機能層に対するグリーンシートと、多層構造にてこの機能層に直に隣接する誘電材料製のテンション層に対するグリーンシートと、メタライゼーション面とを有しており、このメタライゼーション面の間に機能層が配置されている。テンション層に対するグリーンシートは、機能性セラミックの焼成温度以下の相転移温度を有しており、この相転移温度にて再結晶される相に移行し、この相は、機能性セラミックの焼成温度を上回るまで固体状態に止まる。テンション層には、機能層の焼成温度において機能性セラミックと実質的に反応または拡散しない任意のセラミック相が含まれる。 （もっと読む）

【課題】セラミックコンデンサを利用することで、ＡＣラインのノイズ吸収フィルタ等を構成する複数のコンデンサと抵抗との異なる種類の電子部品を一体化することができ、耐熱性が良好で、サイズの小型化、コストの低廉化、実装スペースの省スペース化を実現することができるコンデンサモジュールを提供する。
【解決手段】セラミック基板１２内に形成され、一端が第１入出力端子１４ａに接続された２つの第１Ｘコンデンサ電極１６ａと、セラミック基板１２内に形成され、一端が第２入出力端子１４ｂに接続され、且つ、それぞれ第１Ｘコンデンサ電極１６ａに対向する２つの第２Ｘコンデンサ電極１６ｂと、セラミック基板１２の上面１２ｕに形成され、第１入出力端子１４ａと第２入出力端子１４ｂ間に接続された１つの抵抗体１８とを有する。 （もっと読む）

【課題】耐湿性を向上させ得るとともに、セラミック素体に対する固着力を向上させ得る外部電極を備える、積層セラミックコンデンサのような積層セラミック電子部品を提供する。
【解決手段】セラミック素体２の内部に配置される内部電極３，４は、端面１１，１２に露出する露出端１６，１９を有する。内部電極と電気的に接続されるようにして、端面上に配置された外部電極５，６は、露出端１６，１９を覆うが、側面９，１０には回り込まないようにして、端面上に配置された第１の導電部２０，２１と、第１の導電部を覆いながら、主面７，８および側面に回り込むようにして、端面上に配置された第２の導電部２６，２７とを含む。外部電極において、第１の導電部に隣接して、突起部２２〜２５が端面上に配置されることが、第２の導電部の形成時のセラミック素体の姿勢安定のために好ましい。 （もっと読む）

【課題】製造コストが小さく且つ温度変化による特性変動が小さいデカップリングデバイスを提供する。
【解決手段】デカップリングデバイス１００は、複数の第１内部導体層１１１と複数の第２内部導体層１１２又は複数の第３内部導体層１１３とを交互に繰り返し積層してなる積層体１１０と、積層体１１０の外面に形成され第１内部導体層１１１と接続する第１外部電極１２１と、積層体１１０の外面に形成され第３内部導体層１１３と接続する第２外部電極１２２と、積層体１１０の外面に形成され第２内部導体層１１２と第３内部導体層１１３とを接続するとともに所定の抵抗値Ｒ１１を有する抵抗性電極１３０とを備えた。 （もっと読む）

【課題】しわの発生のおそれがなく、放熱性能が良く、コンデンサの性能が劣化するおそれのない放電抵抗一体型コンデンサを提供すること。
【解決手段】放電抵抗一体型コンデンサ１０は、絶縁部と電極蒸着部を備える薄膜が筒形状に巻回されて構成されるコンデンサと、コンデンサのＰ極とＮ極間を抵抗物質により連結した放電抵抗部を有する放電抵抗一体型コンデンサにおいて、絶縁部に抵抗膜１４，２４が形成される。この抵抗膜１４，２４を、薄膜の一端側に全周に渡って形成し、しわの発生を防止する。また、抵抗膜１４，２４をＰ極とＮ極の近くに形成して、軸心方向の中心部付近には放電抵抗を設けないことで、発生する熱がＰ極とＮ極（各メタリコン電極１５，２５）から放熱されて、抵抗膜１４，２４が高温になることがなく、コンデンサ１０の性能が劣化するおそれがない。 （もっと読む）

【課題】本発明は積層型チップキャパシタに関する。
【解決手段】本発明の一様態による積層型チップキャパシタは、複数の誘電体層が積層された積層構造を有し、積層方向に沿って配列された第１キャパシタ部と第２キャパシタ部を含むキャパシタ本体と、上記キャパシタ本体の側面上に形成された少なくとも一つの第１ないし第４外部電極−上記第１及び第３外部電極は相互同じ極性を有し、第２及び第４外部電極は相互同じ極性を有するが上記第１外部電極の極性とは異なる極性を有する−と、上記キャパシタ本体の外面上に形成され、上記第１外部電極と第３外部電極を相互連結するか上記第２外部電極と第４外部電極を相互連結する少なくとも一つの連結導体ラインと、を含む。 （もっと読む）

【課題】高周波信号の損失を低減することができるＭＥＭＳデバイスを提供すること。
【解決手段】基板１１と、基板１１上に設けられ、信号が通過する固定電極１２と、基板１１の上方に固定電極１２と対向して設けられ、信号が通過する可動電極１４と、基板１１内に設けられ、可動電極１４を変位させるための駆動電圧を印加するための駆動配線ＤＬと、基板１１内に形成された第一のビアホールに設けられた信号を遮断するためのビア抵抗ＲＶａと、を備え、固定電極１２または可動電極１４は、ビア抵抗ＲＶａを介して駆動配線ＤＬと接続されている。 （もっと読む）

抵抗器及び／又はヒューズと結合されたコンデンサとされている。この安全コンデンサは、短絡したときに抵抗器を介して迅速に放電することができる。コンデンサと直列のヒューズの存在により、過電流状態中にヒューズが開放したときに抵抗性故障がもたらされる。さらに、コンデンサに並列の抵抗器の存在により、故障が発生したときにエネルギーを迅速に放散させることができる。 （もっと読む）

【課題】絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能な部品内蔵配線板を提供すること。
【解決手段】第１の絶縁層と、第１の絶縁層に対して積層状に位置する第２の絶縁層と、第２の絶縁層に埋設された、複数の端子を有する受動素子部品と、第１の絶縁層と第２の絶縁層とに挟まれて設けられた、受動素子部品用の接続ランドを含む配線パターンと、受動素子部品の複数の端子と配線パターンの接続ランドとを電気的に接続する接続部材とを具備し、受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、受動素子部品の複数の端子が、受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面上に設けられている。 （もっと読む）

【課題】低周波帯域で低インピーダンスを保ちつつ、高周波帯域で高インピーダンスにすることが可能な電子部品を提供する。
【解決手段】電子部品は、磁性体からなる基体１と、基体１上に形成されると共に、第１主面部２ａ、基体の端部に引き出されるように伸びる第１引き出し部２ｃ、及び第１主面部２ａと第１引き出し部２ｃとを接続する第１抵抗部２ｂを有する第１内部電極２と、第１内部電極２の第１主面部２ａを覆う第１誘電体膜３と、第１誘電体膜３上に形成される第２主面部４ａ、及び当該第２主面部４ａから基体１の端部に引き出されるように伸びる第２引き出し部４ｂを有する第２内部電極４と、を備える。第１主面部２ａ及び第２主面部４ａは、第１誘電体膜３を間に挟んで対向することによりコンデンサ機能を呈し、第１抵抗部２ｂ及び基体１は、協働してビーズ機能を呈する。 （もっと読む）

【課題】ノイズの除去、挿入損失などの周波数特性が向上した積層チップ素子を提供する。
【解決手段】積層チップ素子は、両対向端部の方向にそれぞれ離れた第１及び第２の導電体パターンが、各単位素子ごとにそれぞれ配置されるように連続的に複数形成された少なくとも１枚の第１のシートと、両対向端部の方向と交差する方向に第３の導電体パターンが複数の単位素子を跨いで形成された少なくとも１枚の第２のシートと、第１及び第２のシートの上に各単位素子ごとにそれぞれ形成された複数の抵抗体パターンと、を含み、第１のシート及び第２のシートは交互に積層され、第１の導電体パターンと第３の導電体パターンとが重なり合う領域の面積、及び第２の導電体パターンと第３の導電体パターンとが重なり合う領域の面積がそれぞれ異なる。 （もっと読む）

【課題】半導体集積回路中に構成したポリフェーズフィルタの抵抗素子及びキャパシタにバラツキが生じても、位相器として正確に９０度位相差の信号を生成でき、イメージ除去フィルタとして用いた場合にはイメージ抑圧効果を改善できること。
【解決手段】複数の容量及び複数の抵抗で回路網を構成しているポリフェーズフィルタ３５において、キャパシタＣ１、Ｃ２，Ｃ３，Ｃ４と抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４からなる素子群を複数備え、各キャパシタＣ１、Ｃ２，Ｃ３，Ｃ４を、下部電極１，４，６，８、上部電極２，５，７，９及び電極間に形成された絶縁層３で構成し、各素子群の上部電極２，５，７，９で同一素子群の抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４を形成し、当該上部電極２，５，７，９で形成された抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４の形状を信号の流れる方向の長さが幅方向に対して十分長くなるようにした。 （もっと読む）

【課題】 抵抗成分の抵抗値を精度よく管理することが可能な貫通型積層コンデンサアレイを提供すること。
【解決手段】 貫通型積層コンデンサアレイは、コンデンサ素体Ｂ１と、コンデンサ素体の外表面に配置された第１及び第２の信号用端子電極、接地用端子電極並びに第１及び第２の外部接続導体とを備えている。コンデンサ素体Ｂ１は、絶縁体層１１〜１８と、第１の信号用端子電極及び第１の外部接続導体に接続された第１の信号用内部電極２１、２２と、第１の外部接続導体に接続された第２の信号用内部電極４１、４２と、第２の信号用端子電極及び第２の外部接続導体に接続された第３の信号用内部電極３１、３２と、第２の外部接続導体に接続された第４の信号用内部電極５１、５２と、接地用端子電極に接続された接地用内部電極６１〜６３とを有する。 （もっと読む）

【課題】新たな絶縁層を追加することなく、抵抗を形成できるインダクタを含んだ電子部品を提供する。
【解決手段】積層体３は、複数の絶縁層３０が積層されてなる。コイル電極３１は、前記複数の絶縁層３０と共に積層されたコイル電極であって、電気的に接続されることによりコイルＬを構成している。コイル電極４１は、前記コイル電極３１が積層された絶縁層３０上に積層されたコイル電極であって、それぞれが発生する磁束が打ち消されるように電気的に接続されることにより、前記コイルＬに電気的に接続された抵抗Ｒを構成している。 （もっと読む）

【課題】 従来よりも高い精度でＥＳＲを制御することができる積層電子部品及びその製造方法を提案する。
【解決手段】 外部電極５は、電子部品素体２に密着し内部電極４と電気的に接続する下地導電層５ａと、該下地導電層５ａ上に形成される絶縁層５ｂと該絶縁層５ｂ上に形成された被覆導電層５ｃとを有する。また、外部電極５中は、絶縁層５ｂを貫通して下地導電層５ａに達しており、被覆導電層５ｃによって閉塞された穴部７に埋設された抵抗体６を有する。この抵抗体６は絶縁層５ｂとともに被覆導電層５ｃに覆われている。 （もっと読む）

互いに上下に配置された誘電層２と電極層３とからなる積層体１を有する、電気的多層構成要素が明記される。ここに、同一の電気的極性をもつ電極層が積層体の側部面に配置された外部接点５ａ、５ｂに共に接触する。積層体に焼結され、セラミック抵抗材料を含む抵抗器４が積層体の端部面上に配置される。 （もっと読む）

【課題】端子電極において抵抗体膜を形成することによって、抵抗素子を複合した３端子型の積層セラミックコンデンサのような積層電子部品において、製品間における等価直列抵抗のばらつきを小さくする。
【解決手段】部品本体１２の側面１５上に、抵抗体ペーストを用いて抵抗体膜３１を形成し、抵抗体膜３１を覆うように外側導体膜３２を形成するとき、抵抗体膜３１の厚み寸法Ｂを、抵抗体膜３１の輪郭と内部電極２４の引出し部２６の集合によって与えられる導電領域３０の輪郭との間の最小間隔寸法Ａより小さくする。 （もっと読む）

本発明は、交互に配置される誘電体層２と電極層３の積層体を少なくとも１つと、電気的に接続しない電磁遮蔽構造体４と含む基体１を有する電気的な積層素子に関する。 （もっと読む）

【課題】 サーミスタ、抵抗及びコンデンサをそれぞれ薄膜で構成して１チップ化することにより、薄くて小型の高速熱応答性のある薄型複合素子を得る。
【解決手段】 薄型複合素子１０は絶縁基板１１上に薄膜サーミスタ１２と薄膜抵抗１６と薄膜コンデンサ２１とが互いに離間して形成される。薄膜サーミスタ上に相対向する一対の櫛型電極１３，１４が形成され、薄膜コンデンサが下部電極１７と誘電体層１８と上部電極１９を有する。基板上に一方の櫛型電極１４と薄膜抵抗の一端と上部電極１９の一端とを接続層２２で互いに電気的に接続する。基板上に、他方の櫛型電極１３に電気的に接続する第１引出電極２３が、薄膜抵抗の他端に電気的に接続する第２引出電極２４がそれぞれ形成される。下部電極、第１及び第２引出電極における引出線を接続するためのパッド部１７ｃ,２３ｃ,２４ｃを除いた基板上のすべての素子が保護膜２６で被覆される。 （もっと読む）

【課題】 抵抗値（ＥＳＲ）が高く、抵抗値（ＥＳＲ）を任意に制御することが可能な電子部品及びその製造方法を提供すること。
【解決手段】 卑金属を含む内部電極層２２とセラミック絶縁層２１とを有し、内部電極層２２の端面が露出したセラミック積層体２を形成するセラミック積層体形成工程と、セラミック積層体２の内部電極層２２の露出面に、内部電極層２２の端面の一部を被覆するように貴金属を含む端子電極層３を形成する端子電極層形成工程と、酸化雰囲気中で酸化処理することにより、内部電極層２２の端面のうち端子電極層３により被覆されていない領域を酸化し、酸化物絶縁領域２２ａとする酸化物絶縁領域形成工程とを有する。 （もっと読む）