【課題】能動素子及び受動素子が基板の内部に実装された埋め込み回路基板において、夫々の素子の連結状態をテストするための基板構造及びそのテスト方法を提供する。
【解決手段】回路基板及び前記回路基板の内部に実装された素子のテスト方法が開始される。本発明の一実施形態による回路基板は、回路基板の内部に実装されて、一つ以上の接続端子を含む能動素子、一端が前記能動素子の接続端子のうち一つと電気的に連結されて、他端が前記回路基板の表面の信号パッドと電気的に連結される受動素子、及び前記受動素子の前記一端と電気的に連結されるテストパッドを含む。本発明によれば、能動素子及び受動素子が基板の内部に実装された場合にも夫々の素子の連結状態を効果的にテストすることができて、回路基板の不良の有無を容易に判別することができる。 （もっと読む）

【課題】製造過程の早い段階で簡便かつ高精度に回路パターンの不良の有無を検出することにより製造歩留まりの向上を図ったセラミックス回路基板の製造方法を提供する。
【解決手段】セラミックスグリーンシートに貫通孔を形成する工程と、セラミックスグリーンシートの貫通孔に導体ペーストを充填する工程と、セラミックスグリーンシートに導体ペーストによる回路パターンを印刷する工程と、各工程を経たセラミックスグリーンシートを単層または積層体として焼成する工程とを有し、各工程をロット単位で行うセラミックス回路基板の製造方法において、回路パターンを印刷する工程を、ロット毎に予め所定の枚数に対してそれぞれ回路パターンとこれを直列に接続する補助パターンを印刷して導通検査を実施し、該導通検査の結果に基づいて前記ロット単位で行うことを特徴とする、セラミックス回路基板の製造方法。 （もっと読む）

【課題】 インターポーザ試験構造と方法を提供する。
【解決手段】 具体例は、インターポーザを含む構造を開示する。インターポーザは、インターポーザの周辺に延伸する試験構造を有し、少なくとも一部の試験構造は、第一再配線素子中にある。第一再配線素子は、インターポーザの基板の第一表面上にある。試験構造は中間物で、少なくとも二個の探針パッドに電気的に結合される。 （もっと読む）

【課題】 非破壊で導体層を正確に測定できるプリント配線板を提供する。
【解決手段】 絶縁層と導体パターンとが交互に積層され、異なる層に形成されている導体パターン同士がビア導体により接続されているビルドアップ層を有するプリント配線板であって、前記導体パターンのうち任意の第１導体パターンは、該第１導体パターンとは異なる層に位置する第２導体パターンとは前記絶縁層の厚み方向において重ならない測定部位を有し、該測定部位をもとに前記第１導体パターンの厚みが測定される。 （もっと読む）

【課題】 少ない検出部で、エッチング加工による内層パターンの仕上り状態に影響を受けることなく層間接続用ビアに対する内層パターンずれが、許容範囲内であるか否かを電気的に検査することが可能な多層プリント配線板を提供することを目的とする。
【解決手段】 多層プリント配線板の表層面に円形のランドと、前記ランドから多層プリント配線板の内層面に通じる円形のマイクロビアと、多層プリント配線板の内層パターンのずれが許容範囲内の場合には、前記多層プリント配線板の内層面に設けられ、前記マイクロビアと電気的に導通するスペースを介して相対する１対の導体部を備える検査用パターンを、有することを特徴とする多層プリント配線板。 （もっと読む）

【課題】基板材料の誘電率に左右されず、高精度にずれ量を測定する。
【解決手段】多層構造の特定の第１層に設けられた第１導体パターン（１）と、多層構造の第１層とは異なる特定の第２層に設けられた第２導体パターン（２）とを備えた多層回路基板であって、第１導体パターンは、第２導体パターンに対向して配置され、第２導体パターンよりも面積が小さく、第１層と第２層との積層において最大の位置ずれが発生した場合にも、第２導体パターンからはみ出さないように設計されており、第２導体パターンは、スリット（３ａ）により複数の導体パターン（２ａ、２ｂ）に分割されており、第１導体パターンおよび分割された複数の導体パターンのそれぞれには、導体パターン間の容量を測定するための端子が設けられている。 （もっと読む）

【課題】コンデンサ実装後に半導体パッケージ基板出荷する場合の電気検査において、コンデンサを破壊することなく絶縁性を保証でき、検査工程を増やすことがない検査方法、半導体パッケージ基板を提供する。
【解決手段】フリップチップＢＧＡパッケージ用基板１上にコンデンサ１３を実装するための１対の金属バンプ１５のうち、少なくとも一方に接続する金属配線５の一部が検査用プローブＢ−１、Ｂ−２との接触のためソルダーレジスト４’から露出され、露出されているパッド部１０がコンデンサ１３と導通するパッド部１０ａ、コンデンサ１３と導通しないパッド部１０ｂとに分離されていて、パッド部１０ａ、１０ｂのそれぞれに検査用プローブＢ−１、Ｂ−２を接触させて電気検査を行う。 （もっと読む）

【課題】試験パターンが多層に積層されている基板において、内層の試験パターンの絶縁不良が生じた箇所を特定することができる基板評価方法を提供する。
【解決手段】多層に積層された基板であって、内層に試験パターン層を備え、試験パターン層が、櫛歯状の第１試験パターンと、第１試験パターンの間に沿って配置される、分岐のない第２試験パターンと、を備える基板を準備する準備工程と、第１試験パターンと第２試験パターンとの間に電圧を印加する電圧印加工程と、基板の絶縁性を評価する評価工程と、を有することを特徴とする。 （もっと読む）

【課題】コネクタ、電子デバイス及びテストポイントがビアホールを介して配線で接続された配線回路におけるビアホールの断線を確実に診断すること。
【解決手段】基板面に実装されたコネクタ１１、電子デバイス１２及び電圧印加用のテストポイント１３がビアホール１６を介して配線で接続されて成る一配線回路が、多数形成された多層配線基板２０である。この基板２０は、一方の面にテストポイント１３が形成され、他方の面に電子デバイス１２が実装され、これらテストポイント１３及び電子デバイス１２がビアホール１６を介して配線２１，２２で接続され、コネクタ１１が電子デバイス１２と同一面に実装されて当該電子デバイス１２に配線２２で接続されて成る。 （もっと読む）

【課題】２層以上の導体層を有するプリント配線板の対向する導体層間の位置ずれ量を、簡単に非破壊で測定するプリント配線板の板厚制限なく測定することを可能とする。
【解決手段】対向する各導体層に設けた導体パターン及びそれら導体パターンで挟まれた絶縁層からなる並行平板型コンデンサーをプリント配線板に設け、並行平板の対向面積とコンデンサー静電容量の相関関係を利用して、コンデンサーの静電容量を測定することで、非破壊で対向する導体層間のずれ量を測定する。 （もっと読む）

【課題】 表面配線を小さくしても表面配線と表面ビア導体とを確実に接続することができ、浮遊容量を小さくすることで、より高速な素子の検査や、高速の検査ができる高信頼性の配線基板を提供する。
【解決手段】 セラミックスから成る複数の絶縁層１ａが積層された絶縁基体１と、絶縁基体１の下面に形成された外部電極２と、外部電極２に接続されて絶縁基体１の上面に導出された、ビア導体を含む内部配線３とを有し、内部配線３のうち最上層の絶縁層１ａを貫通して上端面が絶縁基体１の上面に露出した表面ビア導体３ａが上面視で配線基板４の中心からの放射線の方向に沿った形状である配線基板である。表面ビア導体３ａが位置ずれしても位置ずれ方向と反対方向に延在する部分が存在するので、表面配線５の大きさを小さくしても表面ビア導体３ａと確実に接続でき、表面配線５の浮遊容量を低下させることができる配線基板となる。 （もっと読む）

【課題】受動素子が内蔵された印刷回路基板の検査方法を提供する。
【解決手段】本発明に係る受動素子が内蔵された印刷回路基板の検査方法は、抵抗、インダクタ、キャパシタのうちの２つ以上を含むフィルタが内蔵された印刷回路基板に交流電源を印加する工程と、印加された交流電源に対するフィルタの特性を測定する工程と、測定されたフィルタの特性と設計値を比較して印刷回路基板に異常があるか否かを判断する工程と、を含むことを特徴とする。 （もっと読む）

【課題】バンプの高さや体積のバラツキが十分小さくできる基板の製造方法と、コストをかけずに多ピン化に対応した導通検査方法を提供すること。
【解決手段】一方の面（おもて面）には、半導体チップをフェイスダウンボンディングするための二次元アレイ状電極が、もう一方の面（うら面）には、プリント配線基板上の電極部と接続するための電極が、それぞれ形成されてなるフリップチップ型半導体パッケージ用基板の導通検査方法において、
うら面に形成された前記電極を電気メッキの給電電極としておもて面の電極に通電することにより、おもて面の電極にパターン電気メッキを行うことでバンプを形成したのち、前記バンプの外観検査を行うことを特徴とするフリップチップ型半導体パッケージ用基板の導通検査方法。 （もっと読む）

【課題】積層構造を有するプリント回路板における各層間の内層ずれをより高精度に検出することができるプリント回路板及びプリント回路板を備えた電子機器を提供することを目的とする。
【解決手段】
多層プリント回路板８は、複数の絶縁層１４が積層され、半円状穴１０及び外層スルーホール１１が設けられている。半円状穴１０は、多層プリント回路板８の端部を切り欠いて設けられている。外層スルーホール１１は、孔内の壁面が導体で覆われている。絶縁層１４間に設けられる検出クーポン９は、外層スルーホール１１の導体と接続し、半円状穴１０とクリアランス１２を離している。 （もっと読む）

【課題】製造時におけるグリーンシートの積層ずれに起因する不良を確実に且つ効率良く検査できる多数個取り配線基板、およびその製造方法を提供する。
【解決手段】複数のセラミック層を積層し、第１貫通導体Ｖ１、第１導体層Ｐ１、第１導体層Ｐ１とは直接接続されない第２導体Ｐ２を備えた配線基板を平面視で縦横に複数連結した製品領域と、その周囲に位置する耳部ｍａと、該耳部ｍａに形成された検査回路Ｃ１と、を含み、検査回路Ｃ１は、第２貫通導体Ｖ２および第３貫通導体Ｖ３と、該第２貫通導体Ｖ２に直接接続される第３導体層Ｐ３と、第３貫通導体Ｖ３に直接接続される第４導体層Ｐ４とにより構成され、同じ平面に形成される第１導体層Ｐ１および第２導体層Ｐ２の間の間隔Ｌ１と、第３導体層Ｐ３および第４導体層Ｐ４の間の間隔Ｌ２とは、０．７≦Ｌ１／Ｌ２≦１．０の関係にある、多数個取り配線基板。 （もっと読む）

【課題】製造途上における検品を容易に行うことが可能な部品内蔵配線板の提供。
【解決手段】第１絶縁層１１と、これに積層する、少なくとも２つの絶縁層が積層された第２絶縁層１３と、これに埋設された端子を有する電気／電子部品４１と、第１、第２の絶縁層間に挟設された、電気／電子部品用の接続ランドを含む第１配線パターン２２と上記端子と接続ランドとを電気的に導通させる接続部材４２と、第１絶縁層の第１配線パターンの在る側の面とは反対の面上に設けられた第２配線パターン２１と、第１絶縁層を貫通して第１、第２の配線パターンを電気的に導通させる第１層間接続体３１と、上記少なくとも２つの絶縁層間に挟設された第３配線パターン２３と第２絶縁層の積層方向一部を貫通して第１、第３の配線パターン面間に挟設された第２層間接続体３２とを具備し、接続ランドに連なる第１配線パターン２２のそれぞれが第１層間接続体３１に接触していない。 （もっと読む）

【課題】本発明は多層セラミック基板及びその製造方法を提供する。
【解決手段】多層セラミック基板は、多層のセラミック層１１１、１１２、１１３、１１４、１１５を積層して構成され、各セラミック層に設けられたビア１２２を介して層間接続が行われ、上下部にガラス成分の除去された表面改質層１１１ａ、１１５ａが設けられたセラミック積層体１１０と、該セラミック積層体１１０の上下両面にビア１２２と電気的に接続されるように設けられたコンタクトパッド１４０とを含む。 （もっと読む）

【課題】 配線基板に於ける配線層の不良の検出を容易化し、もって当該配線基板の製造歩留りを高める。
【解決手段】 絶縁性基板と、前記絶縁性基板の一方の主面に配設された配線層と、前記絶縁性基板の他方の主面に配設された配線層と、を具備し、前記一方の主面に配設された前記配線層と前記他方の主面に配設された前記配線層が、前記絶縁性基板を貫通する孔を介して接続される配線基板の製造方法において、前記絶縁性基板に、前記配線層と共に、検査用配線層を形成する工程を具備することを特徴とする配線基板の製造方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】オーバーコート層上から抵抗体をトリミングする際に、効率よく適正なトリミングを行って、所望の特性を備えたセラミック基板を確実にしかも経済的に製造することを可能にする。
【解決手段】製品に用いられるものと同一の材料からなるダミー基材層用シートおよびダミー抵抗体材料と、製品に用いられるものと同一材料からなり、厚みを異ならせた複数のダミーオーバーコート層用シートとを用いてダミー積層体を作製し、積層前のダミーオーバーコート層用シートの厚みと、焼成後のダミーオーバーコート層の前記領域の厚みを測定して、両者の関係を表す検量線を作成し、製品となるセラミック基板を製造する場合の積層前のオーバーコート層用シートの厚みから、検量線を用いて、焼成後のオーバーコート層６の、トリミングを行うべき抵抗体５を覆う領域の厚みを求め、求めた厚みから抵抗体５をトリミングする条件を設定し、トリミングを行う。 （もっと読む）

【課題】導体で形成された配線パターンが積層されてなる多層配線板において、測定対象パターンの位置を精度良く計測できる計測装置を提供する。
【解決手段】計測対象パターン２が配置された多層配線板１の微小領域に交番磁場を印加する磁気ヘッド５０と、交番磁場によって誘起された起電力の電圧値を検出する検出電極５２と、電圧値及び位置データが少なくとも記録される情報記録部７と、磁気ヘッド５１と、情報記録部６とを制御する制御部Ｃｏｎｔとを備え、制御部Ｃｏｎｔは位置データと電圧値とを用いて、計測対象パターン２の位置を計測する。 （もっと読む）