【課題】絶縁層全体の特性（バルク特性）と、接着性などの表面特性とを両立させることができる樹脂フィルム、およびこれを用いて得られるビルドアップ配線基板を提供する。
【解決手段】ビルドアップ配線基板の層間絶縁材料として使用されるＢステージ化した樹脂フィルムにおいて、熱硬化性の第１樹脂層と、その第１樹脂層の片側表面に積層され、表面粗化していない銅に対する接着強度が優れており、厚みが全体の１０％以下である熱硬化性の第２樹脂層と、を有する樹脂フィルム。 （もっと読む）

【課題】コンデンサ内蔵基板に生じるインダクタンスを小さくすることが可能なコンデンサ素子、及び該コンデンサ素子を具えたコンデンサ内蔵基板を提供する。
【解決手段】本発明に係るコンデンサ素子は、第１電極層11と第２電極層12との間に誘電体層13が介在したコンデンサ素子１であって、第１電極層11は、第２電極層12側の表面111の一部が該第２電極層12によって覆われ、第１電極層11が金属箔により形成される一方、第２電極層12が金属薄膜又は金属箔により形成されている。本発明に係るコンデンサ内蔵基板は、前記コンデンサ素子１と絶縁基板２とを具え、該絶縁基板２内にコンデンサ素子１を埋設することにより絶縁基板２にコンデンサ素子１が内蔵されている。 （もっと読む）

【課題】接地または電源導体は、信号配線導体導体に沿う辺を有する開口パターンを備えることで、信号配線導体と接地または電源導体との間隔を小さく形成して、信号配線導体のインピーダンスの低減ができる高密度配線の配線基板およびその製造方法を提供する。
【解決手段】絶縁層上にセミアディティブ法により形成された第一の幅の帯状の信号配線導体３ａおよび該信号配線導体３ａに対して第一の間隔で隣接して配置されるとともに前記第一の幅よりも広い第二の幅にわたり延在する接地または電源導体３ｂ、３ｃを具備して成る配線基板であって、前記接地または電源導体３ｂ、３ｃは、前記信号配線導体３ａに沿う辺を有する開口パターン１１を備える。 （もっと読む）

【課題】インピーダンスが所定の値に整合された幅の広い引き出し配線を介して半導体素子接続パッドと外部接続パッドとの間に高速の信号を効率よく伝送させることが可能な配線基板を提供すること。
【解決手段】上面側ビルドアップ接続配線部Ａは、半導体素子接続パッド７に第１のピッチで接続されているとともにコア絶縁板１の上面中央部においてコア接続配線部Ｂに第１のピッチよりも広い第２のピッチで接続されており、コア接続配線部Ｂは、コア絶縁板１の中央部から外周部に向けて延在する帯状の引き出し配線２Ｓを含み、引き出し配線２Ｓの中央部側の端部が上面側ビルドアップ接続配線部Ａに電気的に接続されているとともに外周部側の端部が下面側ビルドアップ接続配線部Ｃに電気的に接続されており、下面側ビルドアップ接続配線部Ｃが外部接続パッド８に電気的に接続されている。 （もっと読む）

【課題】薄膜キャパシタの導電層と誘電層との界面での剥離を抑えることが可能な多層配線基板およびその製造方法、並びにこの多層配線基板を備えた半導体装置を提供する。
【解決手段】上部電極および下部電極の間に誘電層を有する薄膜キャパシタを備えた機能領域と、前記機能領域以外の周辺領域とを有し、前記周辺領域の少なくとも一部に、前記誘電層および導電層が積層された係留部が設けられ、前記導電層の前記誘電層に接する面のラフネスが、前記上部電極または前記下部電極の前記誘電層に接する面のラフネスよりも大きい多層配線基板。チップおよび前記多層配線基板を備えた半導体装置。 （もっと読む）

【課題】実装された半導体装置に供給する電源のノイズを低減できる実装基板及びその製造方法を提供すること。
【解決手段】本発明の一態様である実装基板１００は、板状部材１、電源回路２１、ビア３１及び３２を有する。板状部材１は、表面にＬＳＩケース５１、ＬＳＩ５２及びピン５３からなる半導体装置が実装される。電源回路２１は、半導体装置が実装される領域の板状部材１内に埋め込まれ、電源電圧及び接地電圧を出力する。ビア３１は、半導体装置と電源回路２１との間の板状部材１内に形成され、電源回路２１から出力される電源電圧を半導体装置に供給する。ビア３２は、半導体装置と電源回路２１との間の板状部材１内に形成され、電源回路２１から出力される接地電圧を半導体装置に供給する。 （もっと読む）

【課題】内蔵部品との接続信頼性に優れた配線基板を低コストで製造することができる部品内蔵配線基板の製造方法を提供すること。
【解決手段】セラミックコンデンサ１０１とコア基板１１とを準備した後、ビルドアップ材をコア基板１１のコア裏面１３側に接合することで、絶縁層を形成しかつ収容穴部９０の一方の開口を閉塞する。コア裏面１３側の絶縁層上にセラミックコンデンサ１０１を搭載することで収容穴部９０内にセラミックコンデンサ１０１を収納し、樹脂充填部９３で収容穴部９０の内壁面９１とセラミックコンデンサ１０１との隙間９２を埋める。コア主面１２側及びコア裏面１３側に形成された絶縁層を研磨し、セラミックコンデンサ１０１の外部電極１１１，１１２，１２１，１２２を露出させる。樹脂充填部９３上に、全面めっきを施した後にパターニングを行って導体層５０を形成する。 （もっと読む）

【課題】信号用ビアホール部における電源インピーダンスを低減して信号電流のリターン経路を確保することで放射ノイズを低減する。
【解決手段】プリント配線板１０１は、電源層１１、グラウンド層１２、第一の信号配線層１３、及び第二の信号配線層１４が絶縁層を介して積層されて構成されている。ＩＣ１１１とＩＣ１１２とが信号用ビアホール２１を介して信号配線２２，２３で電気的に接続されている。プリント配線板１０１には、電源層１１に電気的に接続される電源用スルーホール３と、グラウンド層１２に電気的に接続されるグラウンド用スルーホール４とが形成されている。各信号配線層１３，１４には、一端が電源用スルーホール３に電気的に接続され、他端がグラウンド用スルーホール４に電気的に接続された各コンデンサ１，２が実装されている。 （もっと読む）

【課題】 コンデンサを内蔵すると共に内蔵コンデンサとの接続を適切に取ることができるプリント配線板を提供する。
【解決手段】 チップコンデンサ２０をコア基板３０内に収容する。チップコンデンサ２０は、銅めっき膜２９を被覆した第１、第２電極２１，２２に銅めっきによりなるバイアホール４６で電気的接続を取ってある。銅めっき膜２９により第１、第２電極２１，２２の表面が平滑になり、接続層４０に非貫通孔４３を穿設した際に樹脂残さが残らず、バイアホール４６とチップコンデンサ２０との接続信頼性を高めることができる。 （もっと読む）

【課題】 有機多層基板において、内蔵された積層型電子部品と前記基板の配線導体との電気的、機械的接続が、前記電子部品の外部電極の側面電極部だけで取られていた。このため、その接続信頼性は十分とはいえなかった。また、上述の両者の接続面が狭い、該接続面から前記電子部品の内部電極までの距離が長いことから、この部分に寄生の抵抗分やインダクタンス分が生じ、この基板を使った電子機器のレスポンスを劣化させるという問題があった。
【解決手段】 前記電子部品と前記基板の配線導体との電気的、機械的接続を、前記電子部品の外部電極の側面電極部に加えて、端面電極部でも取る構成とした。 （もっと読む）

【課題】スルーホールを有する領域に折り曲げ部を設けた場合でも、層間接続の抵抗値の上昇が抑制される多層印刷配線板を提供する。
【解決手段】第１の熱硬化性樹脂に由来する樹脂硬化物を含む第１の絶縁層１００、および前記第１の絶縁層の両面に配置された厚さが１〜３５μｍである金属箔を有し、前記金属箔からなる回路層２６および前記第１の絶縁層１００の両面に配置された金属箔を互いに接続するスルーホール２０が形成された回路基板と、前記回路基板の少なくとも一方の面上に設けられ、グリシジルアクリレート樹脂およびポリアミドイミド樹脂から選択される少なくとも１種である第２の熱硬化性樹脂に由来する樹脂硬化物を含み厚さが８０μｍ以下である第２の絶縁層２００と、を有する多層印刷配線板の前記回路基板および第２の絶縁層２００が積層された領域に折り曲げ部を備えて構成する。 （もっと読む）

【課題】高周波信号を損失少なく伝送させることが可能な配線基板を提供すること。
【解決手段】半導体素子Ｓが搭載される搭載部１ａを有する基板１と、その上に積層されており、搭載部１ａに臨む端面２ａを有する絶縁層２と、絶縁層２の上面を搭載部１ａ側から反対側に向けて延在する帯状の信号配線３と、絶縁層２の上面の信号配線３の両側に配設された上面側接地導体４と、絶縁層２の下面に配設された下面側接地導体５とを備え、信号配線３および上面側接地導体４に半導体素子ＳとワイヤＷを介して電気的に接続されるワイヤボンディング部８を有してなる配線基板であって、絶縁層２は、上面側接地導体４のワイヤボンディング部８に隣接する位置に、端面２ａからワイヤボンディング部８よりも奥に入り込む切り欠き部６が形成されており、切り欠き部６内に上面側接地導体４と下面側接地導体５とを接続する接続導体７が被着されている。 （もっと読む）

【課題】不要放射ノイズを十分に低減することができる多層配線基板を得る。
【解決手段】第１の信号電極層４０、グランド電極層３０、電源電極層２０及び第２の信号電極層１０をこの順で積み上げて積層体を構成した多層配線基板。多層配線基板の上面にはＩＣ６０が実装され、裏面には３端子コンデンサ４６が実装される。第１の信号電極層４０は、入力側実装用ランド４２、該入力側実装用ランド４２に接続した入力側電源供給パターン４１、出力側実装用ランド４３、該出力側実装用ランド４３に接続した出力側電源供給パターン４４及びグランド側実装用ランド４５が設けられている。電源電極層２０には電源電極２１が設けられている。第２の信号電極層１０にはＩＣ実装用ランド１１が設けられている。 （もっと読む）

【課題】本発明は積層型チップキャパシタに関する。
【解決手段】本発明の一様態による積層型チップキャパシタは、複数の誘電体層が積層された積層構造を有し、積層方向に沿って配列された第１キャパシタ部と第２キャパシタ部を含むキャパシタ本体と、上記キャパシタ本体の側面上に形成された少なくとも一つの第１ないし第４外部電極−上記第１及び第３外部電極は相互同じ極性を有し、第２及び第４外部電極は相互同じ極性を有するが上記第１外部電極の極性とは異なる極性を有する−と、上記キャパシタ本体の外面上に形成され、上記第１外部電極と第３外部電極を相互連結するか上記第２外部電極と第４外部電極を相互連結する少なくとも一つの連結導体ラインと、を含む。 （もっと読む）

【課題】 大電流を流せる複雑な多層構造を有し、信頼性が高く、小型化や薄型化のできるセラミック回路基板および電子装置を提供すること。
【解決手段】 セラミック基板１が積層されて互いに接合されたセラミック多層基板と、セラミック多層基板の上面および下面に接合された表層金属回路板３と、内層のセラミック基板１に形成された回路貫通孔１ａ内に配置された内層金属回路板４と、一端が内層金属回路板４に、他端が他の内層金属回路板４または表層金属回路板３にそれぞれろう材２によって接合され、内層金属回路板４と他の内層金属回路板４または表層金属回路板３とを接続する金属柱５とを備えるセラミック回路基板である。内層金属回路板４も表層金属回路板３と同様に金属板からなるので大電流を流すことができ、回路貫通孔１ａの内壁面に熱応力が加わらないようにすることができ、信頼性が高く、小型化や薄型化できるセラミック回路基板となる。 （もっと読む）

【課題】電源及びグランドの平板構造で見られる低特性インピーダンスを維持しつつ平板に置ける共振モードを防止する構造を提供する。
【解決手段】絶縁物層とパターニングされた導体層とを含む積層体１０を有する多層配線基板において、前記積層体１０内に互いに平行となるように配置された電源用の第１導電路１及びグランド用の第２導電路２と、前記第１導電路１の上面及び前記第２導電路２の上面にまたぐように設けられ、前記第１及び第２導電路側から順次積層された第１絶縁膜３と、第１導電膜４又は第１半導体膜４とを有する第１積層膜と、を備える。 （もっと読む）

【課題】基板のインピーダンスを低減させ、しかも、電源パターンと電源供給パターン間の電磁気的結合による高周波電流の発生を防止することにより、不要放射ノイズを抑制したノイズ対策構造を提供する。
【解決手段】ＩＣ１０の電源端子１１，１３に接続される電源パターン３−１，３−２と、グランド端子１２に接続されるグランドパターン４とを、多層回路基板２の上層２１に並設し、グランドパターン５−１と電源供給パターン６とグランドパターン５−２とを、下層２２に並設する。そして、３端子コンデンサ７−１を電源パターン３−１とグランドパターン４とグランドパターン５−１と電源供給パターン６とに接続し、３端子コンデンサ７−２を電源パターン３−２とグランドパターン４とグランドパターン５−２と電源供給パターン６とに接続した。 （もっと読む）

【課題】 半導体装置のインターポーザ基板内部に設けられた電源パターンに、ＧＮＤ用スルーホール、信号用スルーホール等によりに、インピーダンスが上昇するため、許容電流量を上げることができない。
【解決手段】 半導体装置に設けられた、電源用端子、グラウンド用端子、信号用端子からなる接続用端子のうち、電源用端子はすべて１つの電源領域に配置されており、電源領域には、電源用端子のみが設ける。これによりインターポーザ基板内部に設けられた電源層に不要なスルーホールを空けることがなく、インピーダンスの上昇を抑制できる。 （もっと読む）

【課題】多信号系のレイアウトスペースを十分に確保しつつ、電源供給系の電源ノイズを低減すること。
【解決手段】電源電圧が印加される電源プレーンを電源電極に電気的に接続する電源ビア４４が通過する配線層５２は、電源ビア４４を取り囲む格子状グランドプレーン５１が形成されている。格子状グランドプレーン５１の全部は、グランドビア４５を介して、グランドプレーンに電気的に接続されている。このとき、半導体装置１は、電源ビア４４と格子状グランドプレーン５１とは、強い相互インピーダンスをもち、電源の実効インピーダンスを著しく低減させ、電源ノイズを低減することができる。 （もっと読む）

【課題】 高周波領域のＩＣチップ、特に３ＧＨｚを越えても誤動作やエラーの発生しないパッケージ基板を提供する。特に、スイッチをＯＮしてから発生する電圧降下のうち１回目と２回目の電圧降下を改善する。
【解決手段】 表裏を接続する複数のスルーホール３６を備え、表裏の導体層３４と内層の導体層１６とを有する３層以上の多層コア基板３０上に、層間絶縁層５０、１５０と導体層１５８が形成された多層プリント配線板１０において、
複数のスルーホール３６は、ICチップ９０の電源回路またはアース回路または信号回路と電気的に接続している電源用スルーホール３６Ｐとアース用スルーホール３６Ｅと信号用スルーホールとからなり、電源用スルーホール３６Ｐの内、少なくともIC直下のものは、内層のアース用導体層１６Ｅを貫通する際、延出する導体回路を有しない。 （もっと読む）