【課題】 ヘテロ接合半導体素子とダイオード素子とが同一基板上に集積され、ヘテロ接合半導体素子単独の場合と同程度の簡易なエピタキシャル層の積層構造からなり、かつ、ダイオード素子の特性が、ヘテロ接合半導体素子の構成材料層の特性によって制約されることが少ない半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ層２、コレクタ層３、ベース層４、エミッタ層５、エミッタキャップ層６の構成材料層を形成し、これらの一部をメサ構造に加工してＨＢＴ１０を形成する。また、別の領域をメサ形状に加工して、それぞれ、ＰＩＮダイオードのｎ型層１６ａと１６ｂ、ｉ型層１５ａと１５ｂおよびｐ型層１４とする。このうち、ｉ型層１５ａと１５ｂは、エミッタ構成材料層１５に不活性化イオンを注入して高抵抗化して形成する。 （もっと読む）

【課題】ＥＳＤ保護デバイスの動作を、製造プロセスの許容誤差およびプロセス間の変化に、比較的鈍感とすることである。
【解決手段】Ｎ型エピタキシャル・コレクタ（２１）、第１の低濃度ドープの深いベース領域（２２１）、および所定の横方向の寸法だけ延びる第２の高濃度ドープの浅いベース領域（２２２）を備えるＥＳＤ保護デバイス（２０）。デバイスは、ＥＳＤ事象に、ベース領域とＮ型エピタキシャル・コレクタとの間に垂直方向の絶縁破壊を起こすことによって、応答する。ＥＳＤ応答は、所定の横方向の寸法Ｓによって制御され、寸法Ｓは、一実施形態においては、単一のマスキング・ステップによって決定しても良い。
（もっと読む）

【課題】 入力パッドに接続する保護抵抗からの基板ノイズを低減することのできる半導体装置を提供する。
【解決手段】 ｐ型の半導体基板１に設けられたｎ型埋め込み層２には、ｐ型埋め込み層３´が設けられている。また、ｎ型埋め込み層２の上にはｎ型拡散層６が、ｐ型埋め込み層３´にはｎ型拡散層６´が設けられている。さらに、ｐ型埋め込み層３´の上にはｐ型拡散層８が、ｎ型拡散層６´の上には分離絶縁膜７を介して保護抵抗９が設けられている。ｎ型拡散層６とｐ型拡散層８の上にはアルミニウム配線１０が設けられていて、ｎ型埋め込み層２とｐ型埋め込み層３´は、アルミニウム配線１０を介してＧＮＤ端子に接続する。 （もっと読む）

【課題】静電気放電保護素子を提供する。
【解決手段】この素子はＰＮＰＮ接合の正帰還及び空乏制御抵抗によって過多電流の発生を抑制する。第１導電型のウェルに第１導電型の第１拡散層が形成され、第２導電型のウェルには第１導電型の第２拡散層、第２導電型の第３拡散層及び第４拡散層が形成されている。本発明において、前記第２導電型のウェルは前記第３及び第４拡散層の間に幅が狭いスイッチング通路を含むことを特徴とする。 （もっと読む）

【課題】 トランジスタを含む半導体装置において、トランジスタ動作後の耐圧を向上させる。
【解決手段】 半導体装置１００は、Ｎ型コレクタ領域１１８と同じ導電型の第一のＮ型埋込領域１０６および第二のＮ型埋込領域１０８を介して電流が流れるトランジスタを含む。半導体装置１００において、Ｎ型コレクタ領域１１８と第一のＮ型埋込領域１０６および第二のＮ型埋込領域１０８とを含む経路上に、トランジスタが動作状態となったときに、インパクトイオン化により第二導電型領域を形成する部位であるＮ型接続領域１０７が設けられる。 （もっと読む）

【課題】 バラスト抵抗を用いることなく、トランジスタの熱暴走を防止することができるトランジスタ半導体装置を提供する。
【解決手段】 同一の半導体基板上に配置されている、アンプ回路１０のトランジスタＴｒ１とバイアス回路２０のダイオードＤ１及びダイオードＤ２とを、熱伝導の良好な金属材料等によって形成される熱伝導配線３０で覆う。この熱伝導配線３０により、トランジスタＴｒ１で生じる温度上昇を速やかにダイオードＤ１及びダイオードＤ２に伝達することができる。ダイオードＤ１及びダイオードＤ２は、トランジスタＴｒ１の温度を下げる方向に動作するため、トランジスタＴｒ１の熱暴走を防止することができる。 （もっと読む）

【課題】低耐圧素子と高耐圧素子が内在した半導体集積回路の静電気保護素子において、低耐圧ＮＰＮトランジスタのスナップバック特性を改善し、低耐圧ＮＰＮトランジスタを用いて高耐圧素子の静電気保護の効果を改善する。
【解決手段】第１導電型の半導体基板（Ｐ型基板）１に形成されたコレクタになる第２導電型で低濃度の第１拡散層（Ｎ型拡散層）２と、第１拡散層２に形成されたベースになる第１導電型の第２拡散層（Ｐ型拡散層）５と、第２拡散層５に形成されたエミッタになる第２導電型の第３拡散層（Ｎ型拡散層）６とを備えた静電気保護素子において、第１拡散層２の底面は半導体基板１に接しており、第１拡散層２のコンタクト領域に第２拡散層５より深く形成された第２導電型の高濃度の第４拡散層（Ｎ型拡散層）４を有する。 （もっと読む）

【課題】 サージおよびラッチアップの両方に対して十分な保護電圧を有し、集積化するのに好適な構造を備えた静電保護回路およびそれを用いた半導体集積装置を提供する。
【解決手段】 アノードＡが第１端子Ｐ１に接続され、カソードＫが第２端子Ｐ２に接続されたサイリスタ１１と、第１の順方向電圧ＶＦ１を有する第１整流素子Ｄ１と、第１の順方向電圧ＶＦ１と異なる第２の順方向電圧ＶＦ２を有する第２整流素子Ｄ２とが順方向に直列接続され、サイリスタ１１の第２ゲートＧ２に第１整流素子Ｄ１のアノードＡ１が接続され、サイリスタ１１のカソードＫに第２整流素子Ｄ２のカソードＫ２が接続された整流回路１２とを具備する。
第１および第２の順方向電圧ＶＦ１、ＶＦ２の組み合わせにより、サイリスタ１１のターンオン電圧を微調整する。 （もっと読む）

【課題】 少ない工数で耐圧を任意に調整できるダイオード、特に保護ダイオードを提供する。また、この保護ダイオードとバイポーラトランジスタを備えた半導体装置を提供する。
【解決手段】 ダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る。
このダイオードをバイポーラトランジスタの保護ダイオードに用いて半導体装置を構成する。 （もっと読む）

半導体スイッチ装置(300)は、バイポーラトランジスタ(302)と、入力ノード(306)、出力ノード(304)、及び前記入力ノード(306)と前記出力ノード(307)の間に電流経路を形成できるようにするための制御ノード(305)を有する半導体パワースイッチ(301)と、を備えている。バイポーラトランジスタは、静電放電パルスを受け取ると、バイポーラトランジスタが、入力ノードから制御ノードに電流を流せるようにし、入力ノード(306)での電圧が所定の電圧を超えると、制御ノード(305)が、入力ノード(306)から出力ノード(307)に電流を流せるようにするように、入力ノード(306)と制御ノード(305)の間に接続されている。この様に、バイポーラトランジスタ素子は、LDMOSの様な半導体スイッチ素子を、ESDから保護し、即ち、電力の急上昇、例えば、1μ秒より短い時間内に数アンペアというような上昇から保護する。
（もっと読む）

【課題】外部接続端子と接続するバイポーラトランジスタを含む被保護回路のＥＳＤ耐圧を向上するようにした半導体回路の提供。
【解決手段】この発明は、被保護回路１１と、この被保護回路１１を静電気放電から保護するＥＳＤ保護回路２とを備える。被保護回路１１はバイポーラトランジスタＴＲ１を含み、バイポーラトランジスタＴＲのエミッタが外部接続端子３と接続されている。バイポーラトランジスタＴＲ１のコレクタと第１電源端子４との間に電流制限素子Ｚを設けている。電流制限素子Ｚは、第１電源端子４の電源電圧を基準に外部接続端子３に対して負のＥＳＤパルスが印加されたときに、バイポーラトランジスタＴＲ１のエミッタ電流を制限して、そのトランジスタＴＲ１の破壊から保護する。 （もっと読む）

【課題】 半導体集積回路において、効率的に内部回路を保護する技術を提供する。
【解決手段】 Ｐ^＋拡散層１１４ｂを取り囲むようにＮ型拡散層１１５が形成されている。このため、寄生ダイオード１２４の周囲のＮ型不純物濃度は、Ｎ型拡散層１１５が形成されることでＮ型不純物量が増加することにより、コレクタ電極に接続されている寄生ダイオード１２４の耐圧がエミッタ電極に接続されているダイオード１２２の耐圧よりも低く設定される。すなわち、ダイオードの耐圧は当該ダイオードの周囲の不純物濃度の高低によって定まり、不純物濃度が高いほど耐圧が低くなるからである。したがって、寄生ダイオード１２４は逆方向に電流が流れやすいため、高電位電源１０２と低電位電源１０３の間に接続されている寄生ダイオード１２４のクランプ能力が向上され、電源端子に印加された静電気による内部回路１２１の損傷の発生を抑制することができる。 （もっと読む）

【課題】 面積やコストの増大を生じることなく高いＥＳＤ耐性を実現することのできるＥＳＤ保護回路を提供する。
【解決手段】 端子２０と接地端子３０の間に接続されるＥＳＤ保護回路１は、３段のダーリントン接続のトランジスタ１１〜１３と、トランジスタ１３のベースと接地端子３０間に接続されてトランジスタ１３の耐圧を向上させる抵抗１４と、トランジスタ１３の導通開始電圧調整のために端子２０とトランジスタ１１のベース間に接続されるダイオード１５〜１７を有する。端子２０へ高電位のＥＳＤが入力されるとダーリントン接続されたトランジスタ１１〜１３が急速に導通し、トランジスタ１３が端子２０の電荷を接地端子３０へ向かって大電流で引き抜く。 （もっと読む）

同心リング状のＥＳＤ構造（１０）は、半導体材料の層（２７）内に形成された第１ｐ型領域（１６）および第２ｐ型領域（１９）を含む。２つのｐ型領域（１６，１９）は、共に浮動ｎ型埋込み層（２６）に結合される。第１および第２ｐ型領域（１６，１９）は、浮動ｎ型埋込み層（２６）と共にバックツーバック・ダイオード構造を形成する。１対の短絡されたｎ型（１６７，１９７）およびｐ型（１６６，１９６）の接触領域は、第１および第２領域（１６，１９）内にそれぞれ形成される。分離領域（１７，３２）は、第１および第２ｐ型領域（１６，１９）間に形成される。
（もっと読む）

本発明は、とりわけ、メイン領域からから遠い側に位置する接続領域（１４）の方向に延伸する電気絶縁性を有する絶縁トレンチ（４８）を有するトランジスタに関するものである。上記トランジスタは、メイン領域から、該メイン領域から遠い側に位置する接続領域（１４）まで延伸する補助トレンチ（４６）を有する。このトランジスタは、必要とするチップ面積が小さく、優れた電気的性質を示す。
（もっと読む）