【課題】キャリア移動度に優れたＩｎＧａＡｓをベース層等に用いることで高速動作を維持しつつも、電流利得が大きく、しかも基板の大口径化が達成可能なＤ−ＨＢＴ構造の半導体装置を提供する。
【解決手段】Ｉｎ組成が５３％よりも小さい組成を持つＩｎＧａＡｓからなるベース層６と、ベース層６と格子定数が等しくなるようなＩｎ組成を有するＩｎＧａＰからなりベース層６を狭持する状態で設けられたエミッタ層８およびコレクタ層４とを備えたことを特徴としている。 （もっと読む）

【課題】 膜厚が非常に薄く、かつキャリア濃度の高いベース領域を有する構造を、従来とは異なる２次元キャリアガス層にて達成したヘテロ接合半導体装置を提供することにある。
【解決手段】 第一導電型のエミッタ、第二導電型のベース、第一導電型のコレクタの３つの領域２１、３３、２４を有するヘテロ接合半導体装置において、前記第二導電型のベース領域３３の平面内に、微小領域から成る貫通孔２２ｃを面内一様に形成し、この貫通孔２２ｃ内に、バンドギャップの小さい半導体を埋め込んで、量子構造ライクな特性を示す領域を形成し、この量子構造ライクな領域２２に２次元電子ガス若しくは２次元ホールガスを形成する構造とする。 （もっと読む）

【課題】 良好なショットキー特性を有する電極を備えた半導体素子を提供する。また、良好なショットキー特性を有するゲート電極を備えた電界効果トランジスタを提供する。
【解決手段】 ｎ型ＧａＮ層３の上に形成されたショットキー電極６は、ＷＮ_ｘ層４を有し、ｎ型ＧａＮ層３とＷＮ_ｘ層４とが接触する面において、ｎ型ＧａＮ層３の結晶面は六方晶の（０００１）面であり、ＷＮｘ層４の結晶面は（１１１）面に配向している。ＷＮ_ｘ層４は、Ｚｒ、Ｈａ、Ｎｂ、Ｔａ、ＭｏおよびＷよりなる群から選ばれる少なくとも１種の元素と、窒素および炭素の少なくとも一方の元素とからなる塩化ナトリウム型構造の電極層であればよい。また、電極層の格子定数は、ｎ型ＧａＮ層３におけるａ軸格子定数を２^{（１／２）}倍した値の０．９５倍〜１．０５倍であることが好ましい。 （もっと読む）

【課題】 本願発明は、コレクタトップ型ＨＢＴにおいて、外部ベース直下のエミッタ層の狭窄化とベース・エミッタ接合容量の低減化を微量なサイドエッチ量で実現し、エミッタトップ型ＨＢＴにおいては、ベース・コレクタ接合容量の低減化を実現することの出来るＨＢＴを提供することにある。
【解決手段】 コレクタトップ型ＨＢＴの場合、コレクタ側壁周辺の窓構造を利用して外部ベース層直下エミッタ層あるいはエミッタコンタクト層のエッチングを行い、エミッタトップ型のＨＢＴの場合、エミッタ側壁周辺の窓構造を利用して外部ベース直下コレクタ層あるいはコレクタコンタクト層のエッチングを行なう。両ＨＢＴ共に、外部ベース層は柱構造で支持され機械的強度が確保されている。 （もっと読む）

【課題】 寄生容量及び寄生抵抗の低減を図ることにより、高周波特性の向上を図ることができる、光電子集積素子及びその製造方法を提供することにある。
【解決手段】 光電子集積素子１００は、基板１１０と、基板１１０の上方に設けられ、第１ミラー１２０と、活性層１２２と、第２ミラー１２４と、を含む面発光型半導体レーザ１００Ｖと、面発光型半導体レーザ１００Ｖの上方に設けられ、少なくとも光吸収層１４２を含むフォトダイオード１００Ｐと、基板１１０の上方に設けられたバイポーラトランジスタ１００Ｂと、を含む。バイポーラトランジスタ１００Ｂは、第１ミラー１２０、活性層１２２、第２ミラー１２４、及び光吸収層１４２のそれぞれと同一の半導体層を含む。 （もっと読む）

【課題】ＡｌもしくはＩｎを含む化合物半導体層の上に積層されたＡｌもしくはＩｎを含まない化合物半導体層を選択的に除去する工程において、アンダーカットが生じず、且つ、孤立パターン部と密集パターン部における加工形状差の生じにくい、ドライエッチング方法を提供する。
【解決手段】前記ドライエッチング工程にて、エッチング装置の下部電極温度を１０℃以下に制御しドライエッチングを行うことにより、副生成物の揮発を抑制し、より安定した側壁保護効果が得られ、疎部、密部における加工形状差の少ない均一なエッチング形状が得られる。また、副生成物は温度の低い基板へ選択的に堆積するためドライエッチング装置のチャンバー内には付着せず、デポ生成ガスを使用した場合のデメリットである、雰囲気変動およびパーティクルの発生による、メンテサイクルの短命化を回避できる。 （もっと読む）

【課題】 マイクロ波集積回路において、能動素子入力部に配置されるノイズ信号カット用容量素子は、容量素子形成に必要な配線等の部品も含め、大きな面積を必要とし、チップサイズ小型化阻害の要因となっている。又、半導体能動素子、特に電界効果トランジスタにおいては、メサ型素子分離の際、メサ段差部分におけるゲート金属の段切れ、ゲート金属と能動層との接触による特性劣化が問題となっている。
【解決手段】 本発明では、チップ裏面に形成される容量素子において、半導体デバイスの１端子の直下に容量素子の２電極のいずれか一方を接続した構造および、半導体デバイスの１端子の直下に容量素子を作製する。又、半導体表面の平面上にゲート金属を被着し、その後裏面から半導体基板およびトランジスタ能動領域以外の能動層を除去する。 （もっと読む）

【課題】 微小開口の孔の形成が容易で、断線が発生しにくく、且つオーバーエッチングによる電極等の再付着現象を発生させないようにする。
【解決手段】 有機系の第２の絶縁層２２を珪素系の第１の絶縁層２１と第３の絶縁層２３で挟んで絶縁膜２０を形成し、その絶縁膜に対して、異方性エッチングと異方性の強いエッチングを交互に繰り返すことにより、第２の絶縁層２２部分に段部２９を有し、基板側に向かって凸型の孔３０を形成し、回路素子１の電極１ａと絶縁膜表面との間を接続する配線部として蒸着される導電材が、段部２９に堆積する導電材を介して一体化するようにしている。 （もっと読む）

【課題】熱暴走の抑制とさらなる周波数特性の確保との両立を図る半導体装置の提供。
【解決手段】半導体基板上に形成されたｎ^＋型半導体層と、ｎ^＋型半導体層上に形成された第１のｎ型半導体層と、第１のｎ型半導体層上に形成され、第１のバンドギャップを有する材料のｐ型半導体層と、ｐ型半導体層上に形成され、ｐ型半導体層より面積が小さくかつ第１のバンドギャップより大きな第２のバンドギャップを有する材料の第２のｎ型半導体層と、第２のｎ型半導体層が形成されていない領域のｐ型半導体層から第１のｎ型半導体層およびｎ^＋型半導体層を貫通して半導体基板に達して形成され、ｐ型半導体層、第１のｎ型半導体層、およびｎ^＋型半導体層を２つの領域に分断するインプラント部と、第２のｎ型半導体層が形成されていない領域のｐ型半導体層上に、かつ少なくともインプラント部をまたいで形成された電極とを具備する。 （もっと読む）

ベース−エミッタターンオン電圧が低いこと、ベース−コレクタ接合に電子ブロッキング不連続性がないことという所望の特性を持つダブルヘテロ接合バイポーラトランジスタ構造体。これらの特性は、両方の階段遷移が、バンドギャップの伝導帯端部ではなくバンドギャップの価電子帯端部の遷移によるようにベース、エミッタ及びコレクタ材料を選択して、ヘテロ接合で階段遷移を示すバンドギャッププロフィールを提供することによって達成される。 （もっと読む）

【課題】 ＨＢＴ（Hetero-junction Bipolar Transistor）の特性を向上させる。
【解決手段】 ＨＢＴ（Ｑ）は、化合物からなる基板の主面上に順に形成されたコレクタ層、ベース層、エミッタ層およびそれぞれに電気的に接続されたコレクタ電極９ａ、ベース電極８、エミッタ電極７を有し、さらにエミッタ電極７とエミッタ層との間に形成されたエミッタコンタクト層６を有する。その基板の主面に平行な平面において、エミッタコンタクト層６およびエミッタ電極７の平面形状は、ベース電極８を囲う略環状形状を有し、エミッタコンタクト層６の最小寸法Ｌｅは、１．２μｍ以上である。 （もっと読む）

【課題】 小型化および低消費電力化を図りつつ負荷変動時のＨＢＴの破壊を有効に防止することのできる高周波電力増幅用電子部品（ＲＦパワーモジュール）および移動体通信システムを提供する。
【解決手段】 高周波電力増幅回路の少なくとも最終段の増幅素子（Ｑ１）がＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）で構成されている高周波電力増幅用電子部品おいて、上記ＨＢＴとしてそのコレクタ電流−コレクタ電圧特性の非破壊領域と破壊領域との境界が逆Ｓ字カーブを有し、該逆Ｓ字カーブの極小値が当該高周波電力増幅用電子部品（ＲＦパワーモジュール１００）に接続される電源（２００）の実使用時に想定される電圧の最大値の４倍以上の領域に存在するＨＢＴを用いるようにした。 （もっと読む）

本発明は、加工ダメージのあるｐ型窒化物半導体上にＩｎを含むｐ型窒化物半導体を再成長することにより、加工ダメージが修復され、オーミック特性が大幅に改善されたｐ型窒化物半導体構造を提供すること、また、電流利得および立ち上がり電圧を大幅に改善することができるｐ型窒化物半導体バイポーラトランジスタを提供することである。エッチングによる加工を施したｐ型窒化物半導体（２）上に、Ｉｎを含むｐ型窒化物半導体層（８）を設ける。また、ベース層がｐ型窒化物半導体であるバイポーラトランジスタにおいて、エミッタ層（１）をエッチングすることにより露出されたｐ型ＩｎＧａＮベース層（２）の表面に、再成長させたＩｎを含むｐ型ＩｎＧａＮベース層（８）を設ける。
（もっと読む）

【課題】ブロッキング現象を解消し、さらにトランジスタ動作を高速化することが可能なダブルへテ口接合バイポーラトランジスタを提供すること。
【解決手段】ｎ型のエミッタ層１、ｐ型のベース層２およびｎ型のコレクタ層３を備え、ベース層２がエミッタ層１およびコレクタ層３とヘテロ接合されてなるダブルへテ口接合バイポーラトランジスタ１００において、ベース層２が、コレクタ層３側から数えて２番目の第１のベース層２１、および、第１のベース層２１とコレクタ層３とに挟まれた第２のベース層２２を含む複数の層を有し、第２のベース層２２用の材料の電子親和力がコレクタ層３の形成に用いる材料の電子親和力よりも小さく、第２のベース層２２用の材料のエネルギーバンドギャップが、第１のベース層２１用およびコレクタ層３用の材料のエネルギーバンドギャップより狭い構成を有している。 （もっと読む）

【課題】バイポーラトランジスタにおいてベース抵抗の増大を伴うことなく寄生容量を低減し、もって高周波特性を改善する。
【解決手段】n型GaN層２上にSiO₂マスク３がストライプ状に開口部を有する形で形成され、前記n型GaN層２上に選択的にn型AlGaNエミッタ層４が形成され、前記n型AlGaNエミッタ層４上にp型GaNベース層５が形成され、同時に横方向成長により前記SiO₂マスク３上にもp型GaNベース層５が形成されている。このような構成とすることにより、ベース・コレクタ接合容量C_BCおよびベース・エミッタ接合容量C_BEが大幅に低減され、バイポーラトランジスタの高周波特性を向上させることが可能となる。 （もっと読む）

【課題】 積層方向における電極位置の高低差を緩和或いは解消し、かつ、製造工程の増加や生産性の低下を抑え、また、電気的特性の悪化を招くことのない構造を有するヘテロ接合半導体装置及びその製造方法を提供すること。
【解決手段】 半絶縁性基板１の上にエピタキシャル成長法によって、サブコレクタ構成材料層２、コレクタ構成材料層３、ベース構成材料層４、エミッタ構成材料層５、そしてエミッタキャップ構成材料層６を形成する。次に、イオン注入法によって、ｎ⁺型の導電領域２１を形成する。この後、エミッタキャップ構成材料層６、エミッタ構成材料層５、ベース構成材料層４およびコレクタ構成材料層３をメサ構造にパターニングして活性層を形成し、エミッタキャップ層１６に接してエミッタ電極９を設け、ベース層１４に接してベース電極８を設け、活性層以外に残存させた構成材料層のエミッタキャップ構成材料層６の上にコレクタ電極７を設ける。 （もっと読む）

【課題】 本発明は、上述の点に鑑み、断面Ｔ字型エミッタ電極の微細化を可能にし、且つ高精度の製造を可能にしたヘテロ接合バイポーラトランジスタ及びその製造方法を提供するものである。
【解決手段】 本発明のヘテロ接合バイポーラトランジスタ１は、コレクタ層２、ベース層３、エミッタ層４及びエミッタキャップ層５を積層し、エミッタキャップ層５のメサ７端部にほぼ一致する断面Ｔ字型のエミッタ電極１２ｂを有することを特徴とする。 （もっと読む）

【課題】 少ない工数で耐圧を任意に調整できるダイオード、特に保護ダイオードを提供する。また、この保護ダイオードとバイポーラトランジスタを備えた半導体装置を提供する。
【解決手段】 ダイオードは、接合を形成する一方の半導体層となるエピタキシャル成長された第１導電型の第１半導体層に、第１導電型の不純物が追加して導入されて成る。
このダイオードをバイポーラトランジスタの保護ダイオードに用いて半導体装置を構成する。 （もっと読む）

高出力半導体デバイスのための基材配置物は、ＳｉＣウエハの表面上に付着させたＳｉ層を有するＳｉＣウエハを包含する。Ｓｉ第１層、ＳｉＯ_２中間層およびＳｉ第３層を有するＳＯＩ構造体が、そのＳｉ第３層を、ＳｉＣウエハ上に付着させたＳｉに接着して、単一構造体を形成する。ＳＯＩのＳｉ第１層およびＳｉＯ_２中間層を除去して、純粋なＳｉ第３層を残し、この上にさまざまな半導体デバイスを製作することができる。Ｓｉ第３層および付着Ｓｉ層を、１種以上の半導体デバイスをＳｉＣウエハ上に製作することができるように基材配置物の一部にわたり除去してもよい一方、他の半導体デバイスを純粋なＳｉ第３層上に対応させてもよい。 （もっと読む）

【課題】 能動素子、受動素子、配線、及び電極からなる半導体装置において、機械的強度の確保、小型化、及び熱的安定性を満たすことの出来る半導体装置を提供することにある。
【解決手段】 半導体装置において、能動素子直下の開口の位置に開口を充填するための導体層を有し、開口のない位置にも導体層を形成する。 （もっと読む）