【課題】Ａｕの拡散を抑制して、電流利得が突然劣化するのを防止する。
【解決手段】基板１上にサブコレクタ層２を形成し、サブコレクタ層２上にコレクタ層３を形成し、コレクタ層３上にベース層４を形成し、ベース層４上にエミッタ層５を形成し、エミッタ層５上にエミッタコンタクト層６を形成し、エミッタコンタクト層６上にＴｉからなるコンタクト用金属層７を形成し、コンタクト用金属層７上にＷからなるＡｕ拡散防止用のバリアメタル層８を形成し、バリアメタル層８上にＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉからなる低抵抗金属層９を形成し、エミッタ層５、エミッタコンタクト層６およびコンタクト用金属層７、バリアメタル層８、低抵抗金属層９からなるエミッタ電極の側面を覆うシリコン窒化膜１０を形成する。 （もっと読む）

【課題】集積回路チップと実装基板との接続の容易性や、放熱性の良好さを維持したままで、各単位セル動作の均一性を確保し、出力段トランジスタの総合的な動作特性を改善する。
【解決手段】
コレクタ電極配線１０１は、平行する２つの単位セル列用コレクタ電極配線１，２が、その一方の端部で、出力用配線３によって接続されてなり、この出力端とされる一方、単位セル列用コレクタ電極配線１，２の他方の端部は、セル列間接続配線４により相互に接続されたものとなっており、これによって、各単位セルの動作の均一性の改善がなされるものとなっている。 （もっと読む）

【課題】半導体集積回路装置の高集積化及び低コスト化を可能にする複数のトランジスタセルを含む半導体装置を提供することを第１の目的とし、高密度に集積化された小型の半導体集積回路装置を安価に提供する。
【解決手段】基板上に、それぞれ第１層、ベース層、及び、第２層を順に有し、前記第１層、及び、前記第２層の一方がコレクタ層であり、他方がエミッタ層であるトランジスタセルを複数含み、前記各トランジスタセルの前記第１層に接続される第１電極が、前記第１層に形成されたエッチング溝に形成された半導体装置において、前記エッチング溝は、その長手方向に沿った側面が順メサ面となっており、複数のトランジスタセル間の前記第１電極が、前記各順メサ面に交差するように設けられた、まとめ配線によって接続される半導体装置である。 （もっと読む）

【課題】ＨＥＭＴの上にＨＢＴを成長させる際にＨＥＭＴの移動度が劣化しないトランジスタ素子を提供する。
【解決手段】ＧａＡｓ基板２上に高電子移動度トランジスタ（ＨＥＭＴ）３が形成され、該ＨＥＭＴ３上にヘテロバイポーラトランジスタ（ＨＢＴ）４が形成されたトランジスタ素子１において、上記ＨＥＭＴ３内にバリア層１０を有する。 （もっと読む）

【課題】レーザダイオード、トランジスタ、光検出器などの半導体構造に使用され、相分離を抑制または解消するとともに発光効率を向上させるIII族窒化物４元及び５元材料系並びに方法を提供する。
【解決手段】典型的な実施形態では、半導体構造は、ほぼ相分離なく形成された第１導電型のBAlGaN材料系を用いた４元材料層と、ほぼ相分離のないBAlGaN材料系を用いた４元材料活性層と、ほぼ相分離なく形成された逆導電型のBAlGaN材料系を用いた別の４元材料層を備えている。 （もっと読む）

【課題】 高周波特性を改善可能なＨＢＴを提供する。
【解決手段】 実施形態に係るグレーデッド層１Ｇとバラスト抵抗１Ｒとの間の界面近傍のエネルギー準位Ｅｃは、スムーズに連続している。これは、当該界面近傍におけるｎ型不純物濃度Ｃ_ＩＯＮを増加させたため、イオン化したドナー（正の電荷を有する）が界面近傍に存在しているためである。すなわち、ドナーのイオンは、この界面近傍においてポテンシャルの負方向に突出したスパイク状のポテンシャル障壁φ_{ＢＡＲＲＩＥＲ}を相殺している。したがって、室温におけるＨＢＴの抵抗値は低くなり、高周波特性が改善する。 （もっと読む）

【課題】チャネル層直下のバッファ層において、高い絶縁性を有しかつ過剰な不純物を含有しないGaNバッファ層を形成することによって、複数の電界効果トランジスタ（FET）で構成される半導体チップの製造に際して好適に用いられる半導体エピタキシャルウエハを供給する。
【解決手段】本発明の半導体エピタキシャルウエハは、基板の上にバッファ層を有し、前記バッファ層の直上にチャネル層となるエピタキシャル層を有する半導体エピタキシャルウエハであって、前記バッファ層がAl_XGa_1-XNバッファ層（0≦X≦1）、AlNバッファ層、GaNバッファ層を順次積層した構造からなり、かつ前記 GaNバッファ層が1×10⁷ Ω・cm以上の電気抵抗率を有し、3×10¹⁶〜2×10¹⁷ cm^-3の炭素濃度を有する。 （もっと読む）

【課題】電流利得が高いトランジスタ素子を提供する。
【解決手段】基板２上にヘテロバイポーラトランジスタ３が形成され、該ヘテロバイポーラトランジスタ３上に高電子移動度トランジスタ４が形成されたトランジスタ素子１において、上記ヘテロバイポーラトランジスタ３のベース層８の層厚が１２０ｎｍ以上である。 （もっと読む）

【課題】コレクタ耐圧の低下を防止し、コレクタ抵抗を低減させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性ＧａＡｓ基板１０１の第１領域上に形成されたＨＢＴと、半絶縁性ＧａＡｓ基板１０１の第２領域上に形成されたＨＦＥＴとを備え、ＨＢＴは、第１領域上に順次形成された、第１導電型のエミッタ層１０３、エミッタ層１０３よりバンドギャップの小さい第２導電型のベース層１０４、第１導電型又はノンドープのコレクタ層１０５、及びコレクタ層１０５より高不純物濃度の第１導電型のサブコレクタ層１０６を有し、ＨＦＥＴは、エミッタ層１０３の一部により構成された電子供給層１１０と、電子供給層１１０の下方に形成されたチャネル層１０２とを有する。 （もっと読む）

【課題】
ナノテクノロジー、特にナノスケールでのエレクトロニクス用途に適したナノスケールワイヤ及び関連デバイスをを提供することを目的とする。
【解決手段】
少なくとも10¹²バイト/cm²の密度をもつメモリ素子のアレイを含み、
少なくともひとつのメモリ素子は、自立型バルクドープ半導体を含む物品を含み、該自立型バルクドープ半導体は、500ナノメートル未満の最小幅をもつ少なくとも一つの部分
を含む、
デバイスを使用する。 （もっと読む）

【課題】高い電流利得が得られる半導体装置及びその製造方法を提供する。
【解決手段】基板と、基板の上に設けられた第１導電型のベース層と、ベース層に接続されたベース電極と、ベース層の上に設けられた第２導電型のコレクタ層と、コレクタ層の上に設けられたコレクタ電極と、ベース層の上に設けられた第２導電型のエミッタ層と、エミッタ層の上に設けられたエミッタ電極と、コレクタ層とエミッタ層との間に設けられベース層上でコレクタ層とエミッタ層とを分離する、幅が１００ｎｍ（ナノメートル）以下の分離溝とを備えている。 （もっと読む）

【課題】有機金属気相成長法によるエピタキシャルウエハの製造において、原料の利用効率を向上させ、成長時間を短縮することによる生産性の向上により、低コスト化が可能な化合物半導体製造装置を提供する。
【解決手段】本発明の化合物半導体製造装置は、基板上に化合物半導体エピタキシャル層を成長させる有機金属気相成長装置であって、成長ガス流路を形成する上壁の一部として円板状のサセプタを有し、前記サセプタに対向して前記成長ガス流路の下壁を構成する対向板を有し、前記サセプタと同心円状に複数の前記基板を前記サセプタに配設し、かつ前記基板の成長面を前記成長ガス流路側に向けて支持し、前記対向板における前記サセプタ中心に対面する部分から成長ガスを導入し、前記サセプタの外側に向かって前記成長ガスを排気する構造において、
前記成長ガスの流量を15〜80 NL/minとし、前記成長ガス流路の高さを１〜30 mmに制御する構成とする。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】ベース・コンタクト（２１）が設けられたベース領域（１）と、ベース領域から少数キャリアを抽出するように構成されたエミッタ領域およびコレクタ領域（２、３）と、ベース・コンタクトを経由してベース領域内への少数キャリアの侵入を妨げるための排除構造とを有する縦型構造のバイポーラ・トランジスタを提供する。
【解決手段】ベース領域は、０．５ｅＶよりも大きいバンドギャップおよび１０^１７ｃｍ^−３よりも大きいドーピング・レベルを有する。ベースは、ベース・コンタクト（２１）からのキャリアの侵入を防止する排除用ヘテロ接合（４）を含むが、その代わりにベース領域は、「高−低」ドーピングホモ接合を備えている。当該構造は、マルチフィンガー・トランジスタにおいてさえも熱暴走に対して改善された抵抗を示す。このことは、高電力、高周波数トランジスタ、例えば、ヒ化ガリウムインジウム上のベース、に対して特に有用である。 （もっと読む）

【課題】携帯電話機などに使用されるＲＦパワーモジュールの小型化を推進することのできる技術を提供する。
【解決手段】ＲＦパワーモジュールの増幅部が形成される半導体チップの内部に方向性結合器を形成する。半導体チップの増幅部となるＬＤＭＯＳＦＥＴのドレイン領域に接続するドレイン配線３５ｃと同層に方向性結合器の副線路３２を形成する。これにより、所定のドレイン配線３５ｃを主線路とし、この主線路に絶縁膜を介して平行に配置された副線路３２で方向性結合器を構成する。 （もっと読む）

【課題】 本願発明は、高利得で高速動作に適したバイポーラトランジスタを提供するものである。より具体的な技術的な側面では、本願発明はトランジスタを微細化した際に、高利得と高速性を実現できるバイポーラトランジスタを提供することにある。
【解決手段】 本願発明は、ベース領域の側面に、ベース領域よりバンドギャップが広い外部ベース領域を設けた構造を有する。ベース領域はシリコン・ゲルマニウムが代表例である。 （もっと読む）

【課題】半導体装置の耐湿性向上を図ることができる技術を提供する。
【解決手段】半絶縁性基板であるＧａＡｓ基板４０において、素子形成領域にＨＢＴ３０を形成し、絶縁領域に素子分離領域４７を形成する。絶縁領域に形成される素子分離領域４７は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層にヘリウムを導入することにより形成されている。外周領域において、保護膜５２、５５から露出するように導電層４９を形成し、この導電層４９を裏面電極と接続する。裏面電極にはＧＮＤ電位が供給されるので、導電層４９はＧＮＤ電位に固定される。この導電層４９は、ＨＢＴ３０のサブコレクタ用半導体層４１とコレクタ用半導体層４２と同層の半導体層により形成される。 （もっと読む）

【課題】信頼性に優れた半導体装置の製造方法および半導体装置を提供すること。
【解決手段】半絶縁性ＩｎＰ基板１上にＩｎＧａＡｓバッファー層２、ＩｎＰサブコレクタ層３、ＩｎＧａＡｓコレクタコンタクト層４、ＩｎＰ層５、ＩｎＧａＡｓコレクタ層６、ＩｎＧａＡｓベース層７、薄膜ＩｎＰ層８を順次積層し、薄膜ＩｎＰ層８上にシリコン窒化膜９を堆積し、それの開口部内においてＩｎＰエミッタ層１０、ＩｎＰ層１１、ＩｎＧａＡｓエミッタコンタクト層１２を順次エピタキシャル再成長させ、エミッタコンタクト層１２表面全体を含むようにエミッタ電極メタル１３を形成し、シリコン窒化膜９を開口部周辺の一部を残して除去し、露出した薄膜ＩｎＰ層８を除去し、ベース層７を露出させる工程を有するヘテロ接合バイポーラトランジスタの製造方法を構成する。 （もっと読む）

【課題】ＬＣＲを外付け可能で、汎用性が高く容量、抵抗及びインダクタンスを自由に調整することができ、さらなる高周波領域での要求に耐え得るバイポーラトランジスタ装置を提供する。
【解決手段】半導体素子搭載部と、前記半導体素子搭載部の相対向する２辺に沿って配列された複数のリードとを具備したリードフレームと、バイポーラトランジスタと、前記バイポーラトランジスタに接続された回路要素とが搭載され、高周波信号入力端子を構成する入力パッドと高周波信号出力端子を構成する出力パッドとが相対向する辺上に、相対向するように配列され、前記半導体素子搭載部に搭載されると共に電気的接続のなされた半導体素子と、前記素子搭載部に搭載された前記半導体素子を覆うとともに、前記リードの先端を導出するように形成された封止体とを備え、前記半導体素子搭載部と前記リードのひとつとが一体的に形成されたことを特徴とする。 （もっと読む）

2つの別個の成長過程を用いて統合BiFETを製作するための方法及びシステムを開示する。本発明を実施すると、BiFETのFET部分が第1製作環境で製作される。本発明を実施すると、BiFETのHBT部分が第2製作環境で製作される。FET部分とHBT部分の製作を2つ以上の別々の反応器内に分離することで、最適な装置性能が両方の装置で達成される。
（もっと読む）