電子デバイス（１０、１０’、１０’’、１０’’’、１００、１００’、１００’’、１００’’’、１０００）は、第１の導電性タイプの一次ナノワイヤ（１８）と、一次ナノワイヤから外側に延在する、第２の導電性タイプの二次ナノワイヤ（２４）とを備える。第２の導電性タイプのドープ領域（２６）が、二次ナノワイヤ２４から一次ナノワイヤ（１８）の少なくとも一部内に延在する。
（もっと読む）

【課題】ＳｉＧｅヘテロ接合バイポーラ・トランジスタを製造するだけでなく、ＳｉＧｅバイポーラの歩留まりも向上させる方法を提供すること。
【解決手段】本発明の方法は、以下の素子領域、すなわちコレクタ領域、サブコレクタ領域、外部ベース領域、およびコレクタ−ベース接合領域の１つへの、炭素、Ｃのイオン打込みを含む。好ましい実施形態では、前記領域のそれぞれに打込みＣを含む。 （もっと読む）

【課題】厚膜化しない場合であっても格子不整合を０．０８５％未満に緩和することが可能であり、これによりデバイス特性を向上させることの可能なメタモルフィックデバイスを提供する。
【解決手段】メタモルフィックバッファ層１２が基板１１（ＧａＡｓ基板）とトランジスタ動作部２０との間に設けられている。メタモルフィックバッファ層１２は基板１１上にＩｎＰ層（図示せず）を結晶成長させると共にそのＩｎＰ層の全体にＡｓをドープすることにより形成されたＡｓドープＩｎＰ層１２Ａである。 （もっと読む）

【課題】 ベース−コレクタ間容量をさらに減少させると同時に、カーク効果も遅延させ、かつコレクタ抵抗も低減させるＨＢＴデバイスを提供すること。
【解決手段】 バイポーラ・トランジスタ構造体は、コレクタ層の上に形成された真性ベース層と、真性ベース層の上に形成されたエミッタと、真性層の上に、エミッタに隣接して形成された外因性ベース層とを含む。リング状コレクタ注入構造体が、コレクタ層の上部分内に形成され、このリング状コレクタ注入構造体は、エミッタの周縁部分の下方に位置合わせされるように配置される。 （もっと読む）

【課題】 ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、エミッタ層とエミッタコンタクト層との間に形成される遷移層に起因する電流利得率の低下を防止する。
【解決手段】 ＧａＡｓ基板上に少なくともコレクタ層、ＧａＡｓベース層、ＩｎＧａＰエミッタ層、ＧａＡｓエミッタコンタクト層、及びノンアロイ層がエピタキシャル成長によって順次形成されたヘテロ接合バイポーラトランジスタ用エピタキシャルウェハにおいて、前記ＩｎＧａＰエミッタ層と前記ＧａＡｓエミッタコンタクト層との間に、前記ＩｎＧａＰエミッタ層よりも低Ｉｎ組成のＩｎ_xＧａ_1-xＰ層の薄膜層が形成されていることを特徴とする。 （もっと読む）

【課題】多重型トランジスタ半導体構造を提供すること。
【解決手段】半導体構造が２つの異なった部分を用いて形成される。第１の部分は第１のトランジスタを形成し、第２の部分は第２のトランジスタを形成する。第１のトランジスタの複数の部分が第２のトランジスタの複数の部分をも構成する。すなわち、第１のトランジスタ及び第２のトランジスタの両方が、同一の構造における複数の部分により構成される。 （もっと読む）

【課題】ELO（エピタキシャルリフトオフ）を用いた半導体装置の製造方法において、短時間で確実に半導体基板と支持基板（デバイス層側）との分離を行うこと。
【解決手段】本発明は、半導体基板１に犠牲層２を介して成長させたデバイス層４に所定のデバイスを形成し、そのデバイス層４側に支持基板１０を貼り合わせた状態で犠牲層２をエッチングにより除去して半導体基板１とデバイス層４とを分離する工程を備えた半導体装置の製造方法であり、犠牲層２を除去するにあたり、予めデバイス層４から犠牲層２まで溝ｄを形成しておき、この溝ｄを介してエッチング液を犠牲層２まで浸透させる方法である。 （もっと読む）

【課題】ワイドバンドギャップ半導体を用いて形成されたパワースイッチング素子とそれを制御するための受光素子を含む半導体装置を低コストで提供する。
【解決手段】半導体装置は、シリコン基板（１）を用いて形成されたフォトダイオード（５）と、シリコン基板上に形成されていてシリコンに比べて大きなバンドギャップを有するワイドバンドギャップ半導体層（２）と、そのワイドバンドギャップ半導体層を用いて形成されたスイッチング素子（９）とを含み、そのスイッチング素子はフォトダイオードからの制御信号によってオン・オフ制御されるようにフォトダイオードに電気的に接続（７、２８）されている。 （もっと読む）

本発明は、少なくとも１つの半導体素子を備える半導体本体（１）を備える半導体デバイス（１０）を製造する方法に関し、半導体本体（１）の上には、メサ形状半導体領域（２）が形成され、マスキング層（３）が、メサ形状半導体領域（２）の上に蒸着され、その頂部でメサ形状半導体領域（２）の側面と境界を接するマスキング層（３）の一部（３Ａ）が取り除かれ、導電性接続領域（４）が、結果として得られる構造の上に形成され、メサ形状半導体領域（２）のための接点を形成する。本発明によれば、マスキング層（３）の部分（３Ａ）の除去後、導電性接続領域（４）の形成前に、メサ形状半導体領域（２）が、マスキング層（３）の部分（３Ａ）の除去によって自由にされるメサ形状半導体領域（２）の側面で追加的半導体領域（５）によって広げられる。このようにして、極めて低い接触抵抗を有するデバイス（１０）が簡単な方法で得られる。好ましくは、メサ形状半導体領域（２）は、ＶＬＳのようなさらなるエピタキシアル成長プロセスによってナノワイヤによって形成される。追加的領域（５）は、例えば、ＭＯＶＰＥによって得られ得る。

（もっと読む）

本発明は、ワイドバンドギャップデバイスを電圧過渡の抑制の間の損傷から保護する方法及びデバイスである。アバランシェ耐量を向上させることは、ワイドバンドギャップデバイスのブロック接合部に１つ以上のダイオード又はＰＮＰトランジスタを配置することにより達成される。
（もっと読む）

【課題】２次元正孔ガス層をｐ型ベースとし且つ窒化物系半導体からなり高速に動作するバイポーラトランジスタを実現できるようにする。
【解決手段】バイポーラトランジスタは、窒化物半導体からなる第１の半導体層１４を含むエミッタ層と、第１の半導体層１４と比べてバンドギャップが小さい窒化物半導体からなり且つ第１の半導体層１４と接して形成された第２の半導体層１５を含むベース層と、第２の半導体層１５における第１の半導体層１４とは反対側の面と接して形成された窒化物半導体からなる第３の半導体層１６を含むコレクタ層とを備えている。第２の半導体層１５における第１の半導体層１５と第２の半導体層１４との界面領域には、２次元正孔ガス層が発生し、ベース層の一部と接するように選択的に形成されたベース電極１９は、２次元正孔ガス層とオーミック接続している。 （もっと読む）

本発明は、基板（１００）上にアクティブ層（１０１）を形成する段階および少なくとも基板（１００）が出現するまで、トレンチ（１０２）をアクティブ層（１０１）内に形成することでコンポーネントを個別化する段階を含む、電子コンポーネント（１１１）のマトリクスを製造する方法に関する。この方法は、アクティブ層（１０１）上に機能材料の層（１０２）を蒸着する段階と、前記トレンチ（１０２）を充填し、電子コンポーネント（１１１）の上側面に薄膜（１１５）を形成するように、材料の層（１０３）上に感光性樹脂（１０４）を蒸着する段階と、トレンチの樹脂の部分の露光を少なくしつつ樹脂（１０４）を放射線に少なくとも部分的に曝露する段階と、適切に露光された部分を除去するように樹脂（１０４）を現像する段階と、現像段階の後、外面に現われる機能材料の層（１０３）の部分を除去する段階と、樹脂の残り部分を除去する段階とを含む。
（もっと読む）

【課題】ベースコレクタ耐圧と電流増幅率を確保し、ベース抵抗を低減したヘテロ接合バイポーラトランジスタを提供する。
【解決手段】基板表面上に、エミッタコンタクト領域、第１の半導体材料からなるエミッタ領域、前記第１の半導体材料よりも禁制帯幅の小さな第２の半導体からなるベース領域、前記第１の半導体材料からなるコレクタ領域、コレクタコンタクト領域が前記基板表面に平行な方向に順次形成され、前記エミッタ領域、前記ベース領域、前記コレクタ領域と、前記基板表面との間に、前記第１の半導体材料よりも禁制幅の大きな第３の半導体材料からなるバッファ層を有するとともに、エミッタ電極、ベース電極、及びコレクタ電極がそれぞれ前記エミッタコンタクト領域、前記ベース領域、及び前記コレクタ領域に接して形成されたヘテロ接合バイポーラトランジスタである。 （もっと読む）

【課題】ベース抵抗が小さく優れた高周波特性を有する窒化物半導体バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】窒化物半導体バイポーラトランジスタにおいて、エミッタ層に接する形で形成されたコンタクト層がｎ型ＩｎＡｌＧａＮ４元混晶により形成され、前記エミッタ層と前記コンタクト層はその上に形成されたエミッタとの障壁高さが小さくＩｎＡｌＧａＮ４元混晶上ではオーミック電極コンタクト抵抗を小さくできる例えばＷＳｉエミッタ電極が庇となるように選択的に除去されており、このエミッタ電極をマスクとしてベース電極がセルフアライン工程にて形成される。このような構成にすることにより、エミッタ段差とベース電極端との間の距離を、十分に小さくし、ベース抵抗を低減できる。この結果、良好な高周波特性を有するバイポーラトランジスタを実現することが可能となる。 （もっと読む）

【課題】スイッチ用トランジスタとパワーアンプ用トランジスタとを１チップに集積し、それぞれがそれぞれに要求される特性を有する構成とすることができるようにする。
【解決手段】接合ゲート電界効果トランジスタ構成によるスイッチ用トラック２と、メタモルフィックヘテロ接合型バイポーラトランジスタ構成によるパワーアンプ用トランジスタ３とすることによってこれらトランジスタを同一基板１上に形成して低オン抵抗、高耐圧、低損失スイッチと高速動作、高電流利得を持つパワーアンプとの集積化モジュールとして実現できるようにする。 （もっと読む）

【課題】 トランジスタの性能を改善するために、ベース・コレクタ容量（Ｃｃｂ）及びベース抵抗（Ｒｂ）の寄生成分が著しく低減されたバイポーラ・トランジスタを提供すること。
【解決手段】 ベース・コレクタ容量Ｃｃｂ及びベース抵抗Ｒｂの寄生成分を減少するための、デュアル・シャロー・トレンチ分離を有する改善されたバイポーラ・トランジスタが提供される。この構造体は、少なくとも１対の隣接する第１のシャロー・トレンチ分離（ＳＴＩ）領域が内部に配置された半導体基板を含む。隣接する第１のＳＴＩ領域の対は、基板内に活性領域を定める。この構造体は、半導体基板の活性領域内に配置されたコレクタ、活性領域内の半導体基板の表面の上に配置されたベース層、及びベース層上に配置された隆起型外因性ベースをも含む。本発明によると、隆起型外因性ベースは、ベース層の部分への開口部を有する。エミッタは、この開口部内に配置され、パターン形成された隆起型外因性ベースの部分上に延びており、かつ、隆起型外因性ベースから離間配置され、これから分離される。さらに、第１のＳＴＩ領域に加えて、第１のシャロー・トレンチ分離領域の各対からコレクタに向けて内方に延びる第２のシャロー・トレンチ分離（ＳＴＩ）領域が、半導体基板内に存在する。第２のＳＴＩ領域は、傾斜した内部側壁面を有する。幾つかの実施形態において、ベースは完全に単結晶である。 （もっと読む）

半導体基板中にバイポーラ接合トランジスタＢＪＴを形成するプロセス、および本プロセスに従って形成されたＢＪＴ。ＢＪＴ構造体の下に重なる埋込分離領域がＢＪＴ構造体をｐ型半導体基板から分離するために形成される。ＢＪＴサブコレクタと埋込分離領域の間の静電容量を減少させるために、サブコレクタを注入する前に基板面に離間した構造体が形成される。サブコレクタは、離間した構造体を通じて、また離間した構造体の中間の領域にイオンを注入することによって形成される。形成されたＢＪＴサブコレクタは、したがって本体部分およびそこから延在する端部を備え、端部は、端部に注入するイオンが離間した構造体を通過しなければならないために、本体部分よりも浅い深度に位置する。端部の浅い深度によって、静電容量が減少する。
（もっと読む）

【課題】広い帯域にわたり、ジヨンソンリミットに近付かせる、バイポーラトランジスタを提供する。
【解決手段】コレクタ領域１、エミッタ領域２、ベース領域３とを有するバイポーラトランジスタであって、半導体領域４がコレクタ領域１とベース領域３との間に延在する。コレクタ領域１は、半導体領域４が完全に空乏化されると共に、半導体領域４における真性電界の大きさが、半導体領域４におけるドーピング濃度及びもたらされるドーピング形から少なくともほぼ独立するようにドーピングされる。ベース領域３とコレクタ領域１との間の比較的薄い半導体領域４により、高い遮断周波数及び改善された降伏電圧を備える著しく高速なバイポーラトランジスタが製造される。当該バイポーラトランジスタのコレクタ・エミッタ間降伏電圧と遮断周波数との積はジョンソンリミットを超えている。 （もっと読む）

【課題】エッチピットを低減可能な構造を有するバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】ＨＢＴ１は、半絶縁性のＩｎＰ基板２と、同基板２上に形成されたバッファ層３０と、バッファ層３０上に形成されたサブコレクタ層４０と、コレクタ層８０と、ベース層９０と、エミッタ層１００と、エミッタ層１００上に形成されたエミッタコンタクト層１１０とを有する。エミッタ層１００のエッジは、エミッタコンタクト層１１０のエッジから離れて設けられている。また、エミッタ層１１０の表面は、平坦化されている。ＨＢＴ１は、サブコレクタ層４０上にコレクタ電極１７と、エミッタ層１００上にベース電極１６と、エミッタコンタクト層１１０上にエミッタ電極１５とを備える。 （もっと読む）

【課題】 低電圧動作に有利であると共に、ベース層のシート抵抗を低減してfmaxの増大及びGainの増大、更には高効率動作を可能とし、また特にエミッタ層を制御性良く高品質に形成でき、エミッタ注入効率を安定して得ることのできるＨＢＴ構造を具備する（並びにこれを主要な構成要素とする）半導体装置を提供すること。
【解決手段】 第１導電型のエミッタ層と、第２導電型のベース層と、第１導電型のコレクタ層とを半導体基体上に有するＨＢＴ（ヘテロ接合バイポーラトランジスタ）を具備する半導体装置において、前記エミッタ層及び前記コレクタ層はＧａＡｓを主成分とし、前記ベース層はＧｅを主成分とすることを特徴とする半導体装置。 （もっと読む）