【課題】チップ面積の増大を抑制しつつ、電流コラプス現象を低減することができる半導体装置と高周波増幅器を提供する。
【解決手段】半導体装置は、GaAs基板６と、GaAs基板の上に設けられたサブコレクタ層５と、サブコレクタ層５の上の一部に設けられたコレクタ層４と、コレクタ層４の上に設けられたベース層（第１の半導体層）３と、ベース層３のうち真性ベース領域１１の上に設けられた第２エミッタ層（第２の半導体層）２ａと、ベース層３のうち外部ベース領域２ａの上に設けられた第２エミッタ層（第２の半導体層）２ｂと、第２エミッタ層２ａの上に設けられた第１エミッタ層１とを有している。 （もっと読む）

【課題】 ＧａＮ基板上に結晶成長する各半導体層の平坦性を、目的とする半導体素子の寸法相当において向上し、これにより半導体素子の特性の高性能化を図る。
【解決手段】 {0001}面から<1-100>方向へのオフ角度の絶対値が０．１４°以上０．３５°以下、且つ{0001}面から<11-20>方向へのオフ角度の絶対値が０．００°以上０．０６°以下の面方位のＧａＮ基板１１と、このＧａＮ基板１１上に積層された窒化物系III−Ｖ族化合物半導体層１２と、この窒化物系III−Ｖ族化合物半導体層１２上の素子構造部（１３〜２０）とを備える。 （もっと読む）

【課題】 固定した電圧で異なるエミッタ電流入力を得ることができ、さらに、エミッタ電流入力を制御しながら変化させることによってベース電流を変化することができ、且つ複雑な半導体の製造工程を必要としない磁気抵抗トランジスタを提供する。
【解決手段】 エミッタとして機能する磁気抵抗素子と、コレクタとして機能する受動素子を有する磁気抵抗トランジスタ。そのベースは、その受動素子とその磁気抵抗素子の間に挿入されており、それによってその受動素子とその磁気抵抗素子とを結合している。与えられた強度の磁界がその磁気抵抗トランジスタの少なくとも１つの部分に印加され、その与えられた強度によって磁気抵抗トランジスタのその少なくとも１つの部分の抵抗が決定されている。そうして、与えられる磁界の強度を調整することによって抵抗が調節できる場合もある。 （もっと読む）

【課題】 本発明はフリップチップ構造の発光装置において発光素子の搭載に用いられるトランジスタ付きサブマウントに関するものである。
【解決手段】 本発明は、フリップチップ構造の発光装置において窒化物半導体発光素子を搭載するためのサブマウントにおいて、第１導電型半導体物質から成る基板； 上記基板上の一領域に形成され第２導電型半導体物質から成る第１領域； 上記第１領域以外の領域に形成され第２導電型半導体物質から成る第２領域； 上記第１領域及び第２領域上に各々形成される第１及び第２電極； 及び、上記基板の背面に形成される導電層を含み、上記第１及び第２電極は上記窒化物半導体発光素子のｎ側電極及びｐ側電極とバンプを通して連結されることを特徴とするトランジスタを具備したサブマウントを提供する。本発明によると、フリップチップ構造の発光装置において窒化物半導体発光素子へ流入する静電気などによる高圧電流を遮断して素子の破壊を防止し、素子の信頼性を向上させる効果がある。 （もっと読む）

【課題】 層同士が異なる結晶構造であり、かつ、結晶性に優れた多層構造体を実現することである。
【解決手段】 結晶構造の異なる２以上の層を含む多層構造体であって、結晶構造を構成する結合軌道が各層で同じである異種結晶多層構造体による。ＮａＣｌ構造である化合物とＣａＢ_６構造である化合物を含む多層構造体、体心立方構造である金属とＣｓＣｌ構造である化合物を含む多層構造体、ＣａＦ_２構造である化合物と面心立方構造である金属を含む多層構造体、ＣａＦ_２構造である化合物と体心立方構造である金属を含む多層構造体などが好ましい。これらの多層構造体によれば、金属ベーストランジスタ１、面発光レーザ、磁気抵抗膜および共鳴トンネルダイオードなどのデバイスが得られる。 （もっと読む）

化合物半導体構造は、支持半導体構造（７）の上に位置して支持半導体構造との界面を形成する酸化ガリウムの第１層（８）を備える。Ｇａ−Ｇｄ酸化膜の第２層（９）が第１層の上に配置される。ＧａＡｓをベースとする支持半導体構造は、少なくとも一部が完全な半導体装置（例えば、金属−酸化膜電界効果トランジスタ（４３０）、ヘテロ接合バイポーラトランジスタ（３１０）、または半導体レーザ）のようなＧａＡｓをベースとするヘテロ構造とすることができる。このようにして誘電体層構造が提供され、この構造は、誘電体構造がＧａ_２Ｏ_３の層の形成、及びそれに続くＧａ−Ｇｄ−酸化膜の層の形成により得られるので、酸化膜−ＧａＡｓ界面での欠陥密度が低く、かつ酸化膜リーク電流密度が低い。Ｇａ_２Ｏ_３層を使用してＧａＡｓをベースとする支持半導体構造との間に高品質界面を形成するとともにＧａ−Ｇｄ−酸化膜によって低い酸化膜リーク電流密度が実現する。
（もっと読む）

この発明は、半導体本体（１）と基板（２）とを備え、半導体本体（１）がエミッタ領域（３）とベ−ス領域（４）とコレクタ領域（５）とを有する縦型バイポーラトランジスタを備え、領域の各々には接続領域（６，７，８）が設けられ、ベ−ス領域（４）とコレクタ領域（５）との間の境界にｐｎ結合が形成され、そして、動作中、ｐｎ結合に逆バイアスが加わり、又は、十分に大きなコレクタ電流が流れると、電荷キャリアのなだれ現象が起こり、コレクタ領域（５）に発光が生じる発光半導体素子に関する。この発明によれば、コレクタ領域（５）は生じた発光が伝送されるような厚みを有し、そして、コレクタ領域（５）は半導体本体（１）の自由面上に境界を成す。このようにして、生じた発光の吸収によるロスが少なくなり、生じた発光をより簡単に、例えば、素子（１０）の他の部分又は他の素子（１０）のための光信号として用いることができる。コレクタ領域（５）内に第二のサブ領域（５Ｂ）が、例えば、半導体本体（１）内に導電チャネルを誘起させるゲート電極（１１）をもって形成されてもよい。半導体本体（１）の表面に発光導体（１４）が存在すると好ましい。この発明は、さらに、この発明の素子（１０）を製造する方法を備える。
（もっと読む）

本発明は、それぞれ第１の導電型、第１の導電型と反対の第２の導電型、及び第１の導電型の、エミッタ領域、ベース領域及びコレクタ領域（１、２、３）を有するバイポーラ・トランジスタを備える半導体本体（１２）を有する半導体装置（１０）に関する。エミッタ領域又はコレクタ領域（１、３）のうちの一方がナノワイヤ（３０）を備える。半導体本体（１２）の表面における層（２０）からベース領域（２）が形成されており、ベース領域（２）の下の半導体本体（１２）中にエミッタ領域又はコレクタ領域（１、３）のうちの他方の領域（３、１）が形成されている。ナノワイヤ（３０）を備えるエミッタ領域又はコレクタ領域（１、３）は、その縦軸がその表面に対して垂直に延びるように半導体本体（１２）の表面上に設けられている。
（もっと読む）

【課題】 高周波動作時における各トランジスタの高周波電力利得の差の発生を抑制し、高周波での動作の均一性に優れた半導体装置を提供する。
【解決手段】 半導体装置１０は、接地配線の接地距離の長さがより大きいＧａＡｓＨＢＴ１２のベース引き出し配線１４−コレクタ引き出し配線１５間に接続された容量素子２０の容量をより小さくしている。これによって、各ＧａＡｓＨＢＴ１２の接地インダクタンスの増加に伴う高周波電力利得の低下を、容量素子２０の容量の低減による高周波電力利得の増加によって補償することができる。したがって接地インダクタンスの差異によって生じる各ＧａＡｓＨＢＴ１２の高周波電力利得の差を少なくすることができる。このように半導体装置１０では、高周波動作時における各ＧａＡｓＨＢＴ１２の不均一な動作の発生を抑制することができる。 （もっと読む）

【課題】容量を自由に調整することができ、さらなる高周波領域での要求に耐えうるバイポーラトランジスタを提供する。
【解決手段】本発明のバイポーラトランジスタは、半導体基板と、前記半導体基板内に形成されたトランジスタ動作領域と、前記半導体基板表面を覆うように形成された絶縁膜と、前記トランジスタ動作領域から前記絶縁膜を貫通し、コレクタ、ベース、エミッタのうちの少なくとも２つにそれぞれ接続され、前記絶縁膜上まで引き出された第１および第２の引出配線と、前記第１および第２の引出配線にそれぞれ接続されるボンディング用の第１および第２のパッドと、前記第１および第２のパッドにそれぞれ接続された第１および第２の容量調整用配線とを備え、第１および第２の容量調整用配線が互いに異なる層で構成される。 （もっと読む）

この発明は、仮基板（２）を有する半導体基体（１）内において、少なくとも一つの半導体素子（３）が形成され、半導体素子（３）が、半導体基体（１）の基板（２）とは反対側に少なくとも一つの接続領域（４）を備え、そして、前記側に誘電体（５）が形成され、そして、接続領域（４）を露出させるようにパターンニングされ、その後、接続領域（４）と接続するように誘電体（５）上部に金属層（６）が堆積され、金属層（６）が接続領域（４）の電気的接続導電体として機能し、その後、仮基板（２）が除去され、そして、金属層（６）が半導体装置（１０）の基板として機能する半導体装置（１０）の製造方法に関する。この発明によれば、金属層（６）が堆積される前に、誘電体（５）のパターンニングされた部分の周囲と半導体素子（３）の周囲とに誘電体（５）よりも厚い樹脂のリング状領域（７）が形成され、そして、長方形のリング状領域（７）内部に金属層（６）が堆積される。このようにして、金属層（６）が堆積された後に、好ましくは、装置（１０）を領域（７）外部に押圧することにより各装置（１０）が容易に形成できる。好ましくは、誘電体（５）と領域（７）とのために（異なる）フォトレジストが選ばれる。この発明は、さらに、このようにして得られる半導体装置（１０）を備える。
（もっと読む）

【課題】下方に配置された基板とは異なる極性を有する不連続な非平面状サブコレクタを含む半導体構造を形成する方法を提供する。
【解決手段】この構造は、サブコレクタの上方の活性領域（コレクタ）、活性領域の上方のベース、およびベースの上方のエミッタを含む。不連続なサブコレクタの不連続部分間の距離は、半導体構造の動作特性を調整する。調整可能な動作特性は、絶縁破壊電圧、電流利得遮断周波数、電力利得遮断周波数、通過周波数、電流密度、静電容量範囲、ノイズ注入、少数キャリヤ注入、ならびにトリガ電圧および保持電圧を含む。 （もっと読む）

【課題】 小型化を図ることができる半導体装置を提供する。また、放熱効率を向上させた半導体装置を提供する。
【解決手段】 配線基板１０の裏面にＧＮＤ用外部配線１２を形成する。そして、このＧＮＤ用外部配線１２に接続する複数のビア１８を、配線基板１０を貫通するように形成し、配線基板１０の主面にＨＢＴを含む高消費電力の第１の半導体チップ１９を実装する。第１の半導体チップ１９のエミッタバンプ電極１９ｂは、第１の半導体チップ１９内に形成された複数のＨＢＴのエミッタ電極に共通接続しており、ＨＢＴが並んだ方向に延在している。第１の半導体チップ１９は、この延在したエミッタバンプ電極１９ｂに複数のビア１８が接続するように配線基板１０に実装されている。また、第１の半導体チップ１９上に第１の半導体チップ１９より発熱量の少ない第２の半導体チップ２１を搭載して配線基板１０の小型化を図る。 （もっと読む）

基板の支持表面上に形成された、横方向に隣接した導電性半導体領域により構成された横方向に延びているスタックを備える半導体デバイスおよびそのデバイスを作製する方法。
（もっと読む）

【課題】
【解決手段】 バイポーラ接合トランジスタ（１００）に関連する方法、装置、デバイスの実施例が記載されている。 （もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

【課題】 オーバエッチングがべ一ス層まで及ぶことがなく、高速化を図ったＨＢＴの製造方法を提供する。
【解決手段】 コレクタ層とベース層が同じエッチング液でエッチングされる材質で形成されている場合において、■基板上にサブコレクタ層、コレクタ層、ベース層及びエミッタ層を積層する工程。
■エミッタ電極及びベース電極を形成しコレクタ層を露出させる工程。
■ベース層の下部を除くコレクタ層の厚さの１／２程度の厚さまでエッチングにより除去し途中でエッチングをストップさせる工程。
■エミッタ電極及びベース電極を含むコレクタ上の所定領域を覆ってマスキングを施す工程。
■ベース電極とサブコレクタ層とに挟まれた部分を含むコレクタ層をサイドエッチングして所望の空隙を形成する工程。
を含んでいる。 （もっと読む）

【課題】エミッタ配線からバイアホール、サーマルビアを介して多層配線基板下面につながる放熱経路の熱抵抗を低減し、半導体装置全体の熱抵抗を低減すること。
【解決手段】厚さ方向に貫通孔４を有する多層配線基板３において、多層配線基板３に実装される半導体基板１がその厚さ方向に貫通孔５を有し、かつ、多層配線基板３及び半導体基板１の厚さ方向と直交する平面内において、半導体基板の貫通孔５の占める領域全体が多層配線基板内貫通孔４の占める領域に含まれている多層配線基板。 （もっと読む）