【課題】ラテラル・バイポーラトランジスタを有する半導体装置であって、エミッタポリシリコンに対する良好なコンタクトを得ることができる半導体装置及びその半導体装置の製造方法を提供する。
【解決手段】ラテラル・バイポーラトランジスタを有する半導体装置であって、ラテラル・バイポーラトランジスタは、第１の導電層を構成する基板と、第１の導電層上に配置されたｎ−ｈｉｌｌ層３１２と、ｎ−ｈｉｌｌ層３１２を囲む素子分離酸化膜３２０に開口されたオープン領域と、オープン領域上に形成されるポリシリコン膜９１０と、ポリシリコン膜９１０から固相拡散されたエミッタ領域と、素子分離酸化膜３２０に形成されたダミーゲートポリシリコン７０６と、を有し、ダミーゲートポリシリコン７０６によってポリシリコン膜９１０からの固相拡散されるエミッタ領域の形状が制御される。 （もっと読む）

【課題】ラテラル・バイポーラトランジスタを有する半導体装置であって、エミッタ、コレクタ間の耐圧をより高めることができる半導体装置を提供する。
【解決手段】ＨＣＢＴ１００は、第１の導電層を構成する基板１と、ｎ−ｈｉｌｌ層１１と、素子分離酸化膜６とを備え、ｎ−ｈｉｌｌ層１１は第２の導電層と第３の導電層を含み、第３の導電層は第４の導電層を含み、第４の導電層はエミッタ電極３１Ａと接続し、コレクタ電極３１Ｂをさらに備え、ｎ−ｈｉｌｌ層１１はコレクタ電極３１Ｂと電気的に接続し、少なくとも２つのコレクタ電極３１Ｂを備え、ｎ−ｈｉｌｌ層１１はコレクタ電極３１Ｂと電気的に接続し、少なくとも２つのコレクタ電極３１Ｂは、コレクタ電極３１Ｂ同士を結ぶ直線と、ｎ−ｈｉｌｌ層１１に備わる少なくとも一つの側面の２つの対向する位置を結ぶ直線とが直交する位置にあることを特徴とする。 （もっと読む）

【課題】良好な電気特性を有する半導体装置の製造方法を提供する。
【解決手段】電極層の上に希土類金属シリサイド膜とアモルファスシリコン膜とを形成し、希土類金属シリサイド膜とアモルファスシリコン膜とをマイクロ波を用いて加熱することにより、希土類金属シリサイド膜の結晶構造に応じた結晶配向を持つように、アモルファスシリコン膜を結晶化させる。 （もっと読む）

【課題】ｂｅｔａの高いラテラル・バイポーラトランジスタを有する半導体装置を提供する。
【解決手段】ラテラル・バイポーラトランジスタとＣＭＯＳトランジスタが混載された半導体装置で、ラテラル・バイポーラトランジスタは、素子分離領域２０に開口したオープン領域と、オープン領域１９上のポリシリコン膜３２と、ポリシリコン膜３２から活性領域１２側面へ不純物拡散したエミッタ拡散層３９と、素子分離領域２０上のダミー・ゲート・ポリシリコン膜５０と、活性領域１２上のコレクタ拡散層領域３７、ベース拡散層領域２７と、コレクタ電極１０１、ベース電極１０２、エミッタ電極１０３と、活性領域１２及び前記ポリシリコン膜３２上のシリサイド領域４２とを備え、活性領域１２上の非シリサイド領域が、ベース拡散層領域２７とコレクタ拡散層領域３７の間の境界領域と、活性領域１２と素子分離領域２０の間の境界領域を含むことを特徴とする。 （もっと読む）

【課題】結晶欠陥による接合リークを防止しながら、バイポーラトランジスタの面積を縮小し、コレクタ容量の低減によってトランジスタ特性を向上できるようにした半導体装置及びその製造方法を提供する。
【解決手段】活性領域１からＳＴＩ４上にかけて連続して形成したＳｉＧｅ膜は、半導体基板３上ではＳｉＧｅエピ膜６となり、ＳＴＩ４上ではＳｉＧｅポリ膜７となる。半導体基板３とＳＴＩ４の境界はＳｉＧｅ−ＨＢＴ形成工程以前の洗浄工程によって段差１５が生じており、ＳｉＧｅエピ膜６及び半導体基板３には、上記境界を基点とした結晶欠陥が応力によって発生する可能性がある。この境界に第１のＰ型不純物層８及び第２のＰ型不純物層９を設けることで、結晶欠陥をこれらＰ型不純物層８、９に内包し、接合リークの発生を抑制する。 （もっと読む）

【課題】寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。
【解決手段】半導体層３に形成されたコレクタ層３ａの表面および裏面にストレス印加層５を形成し、ストレス印加層５を介して埋め込み絶縁層６上に配置されたベース層９をコレクタ層３ａの側壁に選択的に形成し、ベース層９の側壁を絶縁膜１０から露出させる開口部１２を形成し、開口部１２を介してベース層９の側壁に接続されたエミッタ層１３ａを埋め込み絶縁層６上に形成する。 （もっと読む）

【課題】バイポーラトランジスタの高周波特性の向上を図る。
【解決手段】ｐ型シリコン基板１０上に形成されたｎ型導電型の第１コレクタ層１４と、第１コレクタ層１４上に形成された、第１コレクタ層１４より幅の狭い、ｎ型導電型の第２コレクタ層２１と、第１コレクタ層１４上に、第２コレクタ層２１側面に接して形成された絶縁膜層２０と、第２コレクタ層２１上に形成された、ｐ型導電型のベース層２２と、ベース層２２側面に接してに形成された、ｐ型導電型のベース引き出し層２５と、ベース層２２上に形成された、ｎ型導電型のエミッタ領域３２とを備える。第１コレクタ層１４とベース層２２の間、又は第１コレクタ層１４とベース引き出し層２５の間に、絶縁膜層２０が形成されていることにより、ベース・コレクタ間の接合容量を低減させる。 （もっと読む）

【課題】バイポーラトランジスタの高周波特性を向上させる。
【解決手段】ヘテロバイポーラトランジスタ７０は、ベースとエミッタ、ベースとコレクタがヘテロ接合を有し、双条ベース構造を有する。Ｎ型エピタキシャル層３上の内部ベース層（Ｐ型ＳｉＧｅ層）５と接する外部ベース層１０、及び内部ベース層（Ｐ型ＳｉＧｅ層）５上には、絶縁膜７及びＮ型多結晶シリコン膜８が積層形成される。積層形成された絶縁膜７及びＮ型多結晶シリコン膜８の中央部にはエミッタ開口部１９が設けられる。エミッタ開口部１９にはＮ型エピタキシャル層１１が設けられる。Ｎ型エピタキシャル層１１及びＮ型多結晶シリコン膜８上には、エミッタ開口部１９を覆うようにＴ型形状を有するＮ型多結晶シリコン膜１２が設けられる。左右のＮ型多結晶シリコン膜８及びエミッタ開口領域は同時に形成され、左右のＮ型多結晶シリコン膜８の幅は同一に設定される。 （もっと読む）

【課題】ＳｉＧｅ混晶層を有する半導体装置において、高い高周波特性と安定した低いベースコンタクト抵抗とを得られるようにする。
【解決手段】半導体装置は、Ｎ型のコレクタ層１ａと、コレクタ層１ａの上に形成され、Ｐ型ＳｉＧｅ層３ｂを含む真性ベース層となるＳｉＧｅエピ膜３と、ＳｉＧｅエピ膜３の周囲に形成され、Ｐ型の多結晶シリコン層及びＰ型の多結晶シリコンゲルマニウム層を含むベース引き出し電極４と、ＳｉＧｅエピ膜３の上部に形成されたＮ型のエミッタ層８とを有している。真性ベース層の上部には、Ｓｉ−Ｃａｐ層３ｃが形成されており、エミッタ層８は、Ｓｉ−Ｃａｐ層３ｃの上部に形成された上部エミッタ領域８ｂと、該上部エミッタ領域８ｂの下側に該上部エミッタ領域８ｂと接して形成された下部エミッタ領域８ａとにより構成されている。 （もっと読む）

【課題】ウェハー上面側から基板までの電流経路を低抵抗にできる半導体装置およびその製造方法を提供する。
【解決手段】第一導電型高濃度半導体基板１０１と、第一導電型高濃度半導体基板１０１上に設けられた低濃度不純物エピタキシャル層１０３と、１０５とを含み、第一導電型高濃度半導体基板１０１に接続するトレンチ１１０が低濃度不純物エピタキシャル層１０３、１０５に設けられている半導体装置であって、トレンチ１１０の内壁に沿って少なくとも低濃度不純物エピタキシャル層１０３、１０５中に形成されるとともに、第一導電型高濃度半導体基板１０１に接続する、第一導電型高濃度半導体基板１０１と同一導電型の第一導電型高濃度不純物領域１１２と、第一導電型高濃度不純物領域１１２上に形成されたコンタクト１１１とを含む、半導体装置を提供する。 （もっと読む）

【課題】バイポーラトランジスタの耐圧の確保と電流増幅率ｈＦＥの向上とが容易な半導体装置およびその製造方法を提供する。
【解決手段】ＳＯＩ基板のＳＯＩ層ＳＬにバイポーラトランジスタＢＴと、ｎＭＯＳトランジスタＮＴと、ｐＭＯＳトランジスタＰＴとが形成されている。バイポーラトランジスタＢＴのコレクタ領域ＣＬのｎ^-領域ＣＬＬは、ＳＯＩ層ＳＬの厚み方向に対してｐＭＯＳトランジスタＰＴのｎ^-チャネル形成領域ＮＣと同じ不純物濃度分布を有している。バイポーラトランジスタＢＴのベース領域ＢＡは、ｐＭＯＳトランジスタＰＴのｎ^-チャネル形成領域ＮＣのｎ型の不純物濃度よりも高いｐ型の不純物濃度を有している。 （もっと読む）

【課題】バイポーラトランジスタの周りで電位変動が発生した場合であっても、該電位変動の影響を受け難く、耐圧等の他の特性と両立できる、安価な半導体装置を提供する。
【解決手段】埋め込み酸化膜１２上のＳＯＩ層１３に、埋め込み酸化膜１２に達する絶縁トレンチ１７が形成され、該絶縁トレンチ１７により取り囲まれたＳＯＩ層１３からなる第１絶縁分離領域Ｚ１に、バイポーラトランジスタＴｒ１が形成されてなる半導体装置１００であって、第１絶縁分離領域Ｚ１を取り囲む絶縁トレンチ１７の外側のフィールド領域Ｆが、バイポーラトランジスタＴｒ１に印加される最高電位Ｖｍａｘと同じ電位に設定されてなる半導体装置１００とする。 （もっと読む）

【課題】不純物を拡散させる熱処理を低温化・短時間化し、かつ、良品率を向上させること。
【解決手段】親水性膜１９を成膜するステップと、親水性膜１９の開口部２２により露出する基板表面２５を親水性膜１９とともに薬液で処理するステップと、基板表面２５に隣接するように成膜されたポリシリコン膜３２に注入された不純物をポリシリコン膜３２から基板８に拡散させるステップとを備えている。このとき、半導体装置は、基板表面２５が薬液で処理されることにより、基板８とポリシリコン膜３２との界面に膜が形成されることが防止され、ポリシリコン膜３２から基板８に不純物を拡散させる熱処理を低温化し、または、短時間化することができる。さらに、半導体装置は、薬液で処理されるときに用いられた液体が親水性膜１９の表面に残ることが防止され、ウォーターマークが生成されることが防止され、パターン異常の発生が防止される。 （もっと読む）

【課題】電流リーク及び寄生抵抗が抑制され、安定した電流利得を実現する半導体装置を提供する。
【解決手段】ｎ型コレクタ層１０２上に、第一の半導体層１１０を成長させつつ、ｐ型多結晶シリコン膜１０６、シリコン窒化膜１０８を含む積層膜からなる庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第一の多結晶半導体層１２０を成長させ、その後第一の多結晶半導体層１２０を選択的に除去する。さらに第二の半導体層１１２、１１４、第三の半導体層１１６を成長させつつ、庇部の下面に露出したｐ型多結晶シリコン膜１０６の下方に第二の多結晶半導体層１２２、１２４、第三の多結晶半導体層１２６を、シリコン窒化膜１０８に接触しないように選択的に成長させ、第三の半導体層と、第三の多結晶半導体層を接触させる。 （もっと読む）

【課題】バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、（ａ）バイポーラトランジスタ５とＭＯＳトランジスタ６ａ、６ｂとが形成された半導体基板５１を覆うように層間絶縁膜６５を形成する工程と、（ｂ）層間絶縁膜６５を平坦化する工程と、（ｃ）層間絶縁膜６６におけるバイポーラトランジスタ５の電極７０用の開口部６８を形成する工程と、（ｄ）層間絶縁膜６６及び開口部６８を覆うようにポリシリコン膜６９を形成する工程と、（ｅ）層間絶縁膜６６上のポリシリコン膜６９をエッチバックして、開口部６８内に電極７０を形成する工程とを具備する。 （もっと読む）

【課題】トランジスタと抵抗素子とを備える半導体装置の製造工程を簡素化することが可能な技術を提供する。
【解決手段】ＮＭＯＳトランジスタが形成される活性領域ＡＲ４と、拡散抵抗素子が形成される活性領域ＡＲ５とを半導体層２に区画する素子分離構造３を当該半導体層２に形成する。その後、ｎ型のソース・ドレイン領域３３を活性領域ＡＲ４に形成する。そして、得られた構造に対して、その上方からマスクレスでｐ型不純物１０２ｐを導入して、活性領域ＡＲ５に抵抗素子として機能する不純物領域を形成する。このとき、ソース・ドレイン領域３３内からはみ出すことなく、かつソース・ドレイン領域３３のうちｐ型不純物１０２ｐが導入される領域での導電型がｎ型を維持するように、活性領域ＡＲ４に対してｐ型不純物１０２ｐが導入される。 （もっと読む）

【課題】
単結晶半導体材料よりエミッタドーパントに対して少なくとも１桁大きい材料の層の速い横方向拡散特性を用いる減少されたマスクの組とインプラントの複雑さを有する（高周波数応用）相補的バイポーラトランジスタ構造の製造プロセスを提供する。
【解決手段】
別のベースとエミッタポリ層がドープされずに形成される。それからあるデバイスのエミッタポリと他のデバイスのベースポリのエッジとはドーパントマスクを介して露出され、同時にドープされる。エミッタドーパントはエミッタポリの表面内に直接入り、ここでそれはベース上に位置し、それと接触している。ベース接触ドーパントは外因性ベースを形成するために高い拡散係数を有する材料の層を含むベースポリのエッジ内に入り、その層を通り抜けて迅速に横方向に拡散し、それからコレクタ材料（例えばアイランド）表面内に下方に拡散する。第二のマスクは第二のデバイスのエミッタと第一のデバイスのベースポリのエッジを露出するようパターン化され、それからドープされる。 （もっと読む）

【課題】 第１導電領域（一導電型半導体層）と第２導電領域（逆導電型領域または金属層）が接合し、これらの間に逆方向電圧を印加して高い耐圧を確保する半導体装置において、耐圧を向上させる場合には、一導電型半導体層の不純物濃度を低減したり、半導体層の厚みを増加させるなどの手法を採用しており、オン抵抗が増大するなどの問題があった。
【解決手段】 第１導電領域内の第１の深さに逆導電型の複数の第１埋め込み領域を設け、第２の深さに逆導電型の複数の第２埋め込み領域を設ける。第２埋め込み領域の距離（第２の距離）を、第１埋め込み領域の距離（第１の距離）より大きくする。逆方向電圧印加時には実際の接合部が臨界電界に達する以前に、第１埋め込み領域によって第１の深さにおいて水平方向の電界がピンチオフし、耐圧を向上させることができる。同様に、第１の深さにおける電界強度が臨界電界に達する以前に第２埋め込み領域によって第２の深さにおいて水平方向の電界がピンチオフし、耐圧を増加させることができる。 （もっと読む）

【課題】半導体層間の隔離構造を改善してコレクタのサイズが減少し、半導体層間の電流が最短経路に流れることができ、コレクタ抵抗が最小化できるバイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタ１００の製造方法は、基板１０１にコレクタ領域１０２が形成されるステップと、コレクタ領域１０２を含んだ基板１０１上にエピタキシャル層１１５が形成されるステップと、エピタキシャル層１１５にベース領域１０３が形成され、ベース領域１０３にエミッタ領域１０４が形成されるステップと、エミッタ領域１０４とベース領域１０３を貫通してコレクタ領域１０２までトレンチが形成され、トレンチの側壁に酸化膜１０８が形成されるステップと、トレンチの内部にポリシリコン層１１０が形成されるステップとを含む。 （もっと読む）

【課題】ＢＩＣＭＯＳ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタを提供する。
【解決手段】隆起した外因性自己整合型ベースを有する高性能バイポーラ・トランジスタが、ＣＭＯＳデバイスを含むＢｉＣＭＯＳ構造と統合される。パッド層を形成して、先在するＣＭＯＳデバイスのソースおよびドレインに対して真性ベース層の高さを隆起させることにより、かつ選択的エピタキシを介して外因性ベースを形成することにより、表面の凹凸の影響は、外因性ベースのリソグラフィによるパターン形成時に最小になる。また、バイポーラ構造の製作の間に、化学機械研磨プロセスを使用しないことにより、プロセス統合の複雑さが軽減される。内側のスペーサまたは外側のスペーサが、エミッタからベースを分離するために形成されうる。パッド層、真性ベース層、および外因性ベース層は、一致した外側の側壁表面を有するメサ構造を形成する。 （もっと読む）