本発明は、ビア内にポリマーメモリデバイスを製造する方法に関する。この方法は、少なくとも１つの金属を含む層をその上に備える半導体基板を提供するステップと、この金属を含む層中に少なくとも１つの銅コンタクトを形成するステップと、銅コンタクト上に少なくとも１つの絶縁層を形成するステップと、絶縁層に少なくとも１つのビアを形成し、銅コンタクトの少なくとも一部を露出するステップと、ビアの下側部分にポリマー材料を形成するステップと、ビアの上側部分にトップ電極材料層を形成するステップとを含む。
（もっと読む）

半導体デバイス用の整合補助部（１１５）に関する。整合補助部は、高い反射度を有する領域（１２３）と、低い反射度を有する隣接領域（１２５）とを備える。低い反射度を有する領域には、半導体デバイスの相互接続層（２２５）に配置され、かつ半導体デバイスの能動回路（２１８）の上方に配置されている、１層以上のタイル（２０３）が含まれる。一部の例では、整合補助部のタイルの走査方向への間隔は、整合補助部の走査に使用される光（例えば、レーザ光）の波長より短い。他の例では、整合補助部のタイルの走査方向への幅が、整合補助部の走査に使用される光の波長より短い。
（もっと読む）

【課題】配線容量を低減した多層配線構造部。
【解決手段】下地１１と、下地１１上に設けられている第１の配線層１２と、下地１１上に第１の配線層１２を被覆するように設けられていて、互いに隣接する第１の配線層１２間に凹部２２ｂを有するライナー絶縁膜２２と、凹部２２ｂに設けられている埋込み絶縁膜２４と、埋込み絶縁膜２４を被覆しているキャップ絶縁膜２６と、キャップ絶縁膜２６上に設けられている第２の配線層１４とを具えていて、埋込み絶縁膜２４は、ライナー絶縁膜２２及びキャップ絶縁膜２６よりも低い誘電率を有する絶縁性材料から構成されている。 （もっと読む）

【課題】ＳＯＧ膜のＳｉ原子と有機基（例えばＣＨ３基）やＨ基の結合がアッシング時に切れるのを抑制して誘電率を低く抑える。
【解決手段】低誘電率の有機又は無機ＳＯＧ膜にパターン化レジスト膜をマスクとしてエッチングを行って配線溝を形成し、この後、枚葉式ダウンストリーム型のプラズマアッシング装置を用いて、酸素ガスプラズマによるアッシング処理を例えば１．２Ｔｏｒｒの圧力雰囲気下で施してレジスト膜を除去し、この後配線溝にバリヤメタル形成後、Ｃｕを電界メッキ法にて埋設して配線を形成する。 （もっと読む）

【課題】 高速情報処理用デジタル集積回路チップ内およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線の作製方法に関する新しい多層微細配線構造およびその作製方法を提案する。
【解決手段】 高解像感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いて、ストリップライン、マイクロストリップライン、同軸ラインなどの伝送線路構造を有する多層微細配線構造を実現するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。高解像特性を有する感光性ポリイミドを絶縁層として用いることにより、絶縁層へのビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現でき、大幅に工程が簡略化される。 （もっと読む）

【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 ＳｉＯ_２により構成されたゲート絶縁膜１２およびその上に積層され、ＳｉＮにより構成された層間絶縁膜１３に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第１の保護金属層１７０と、高融点金属よりも抵抗の低い金属により構成された配線層１７２と、および高融点金属により構成され、ゲート絶縁膜１２よりも厚く形成された第２の保護金属層１７４とがこの順で積層された電極５３を形成する。 （もっと読む）

【課題】 強度低下や寸法増大を抑えながら、バイアホールの接地インダクタンスを低減できる半導体装置とその製造方法およびＭＭＩＣを提供する。
【解決手段】 このマイクロ波帯用増幅器ＧａＡｓＭＭＩＣは、その接地電極８が、３個のバイアホール１１からなるバイアホール群１２を有し、この３個のバイアホール１１は、その内側に充填されたメッキ金属１０ａが近接されて形成され、その相互作用によって高周波的な電磁界結合が発生して、接地インダクタンスが低減された。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】エミッタ配線からバイアホール、サーマルビアを介して多層配線基板下面につながる放熱経路の熱抵抗を低減し、半導体装置全体の熱抵抗を低減すること。
【解決手段】厚さ方向に貫通孔４を有する多層配線基板３において、多層配線基板３に実装される半導体基板１がその厚さ方向に貫通孔５を有し、かつ、多層配線基板３及び半導体基板１の厚さ方向と直交する平面内において、半導体基板の貫通孔５の占める領域全体が多層配線基板内貫通孔４の占める領域に含まれている多層配線基板。 （もっと読む）

【課題】複数の半導体チップを配線基板に積層しても、半導体チップを積層した半導体装置の厚みおよび基板面積の増大および半導体チップ間の配線長の増加を招かない半導体チップ、その製造方法および半導体装置等を提供する。
【解決手段】半導体基板１３と、半導体基板１３の第１の面１４に形成された第１の外部電極２１と、半導体基板１３の第２の面１７に形成された第２の外部電極２２と、半導体基板１３に形成された貫通孔１６とを有し、貫通孔１６は第２の面１７となす内角が鈍角をなして形成された斜面１５に設けられ、第１の外部電極２１と第２の外部電極２２とは、貫通孔１６の内壁および斜面１５を経由して形成された導電パターン１９により電気的に接続されている。 （もっと読む）

【課題】 比抵抗の低い半導体基板の上であっても、その上に形成した高周波用伝送線路の伝送損失を抑制できるようにする。
【解決手段】 信号線１０３およびグランド線１０４と半導体基板１０１との間に介在する絶縁膜１０２と、信号線１０３の両側の半導体基板１０１に形成された溝１０５とを備え、信号線１０３およびグランド線１０５は、半導体基板１０１に接している辺より半導体基板１０１に垂直な隣辺の方が長い長方形状の断面を有する。 （もっと読む）

【課題】 電気的特性のみならず耐環境性にも優れた配線を実現し、ひいては当該配線を内装した半導体装置や配線基板等の信頼性の向上に寄与することを目的とする。
【解決手段】 絶縁層１１，１３に形成されたビア・ホールを介して下層の導体層１２に電気的に導通するように絶縁層１３と下層の導体層１２とを覆って形成された金属薄膜１４上に形成された配線層１７の表面を、耐環境性に優れた材料からなる被覆層１８で覆うように構成する。この被覆層１８を構成する耐環境性に優れた材料としては、好適には、ニッケル／金、ニッケル／パラジウム、又はニッケル／パラジウム／金が用いられる。 （もっと読む）

【課題】 抵抗の低い半導体基板の上であっても、その上に形成した伝送線路の伝送損失を抑制できるようにする。
【解決手段】 半導体基板１０１上に信号線１０２とグランド線１０３とからなる伝送線路が形成され、その信号線１０２の両脇の半導体基板１０１に溝１０４を備え、また、信号線１０２およびグランド線１０３は、半導体基板１０１主面に平行な底面に対し、隣接する側面の方が面積が広くなるように形成されている。 （もっと読む）