【課題】薄膜トランジスタ基板と、この製造方法及びこれを備えた液晶表示パネルを提供すること。
【解決手段】基板と、基板の上に一方向に延設されたゲートラインと、基板の上にゲートラインと所定の間隔を隔てて形成された共通電圧ラインと、ゲートラインと共通電圧ラインの上に形成され、共通電圧ラインの一部を露出させる第１のコンタクトホールが形成されたゲート絶縁膜と、ゲート絶縁膜の上に形成され、第１のコンタクトホールを介して共通電圧ラインと接続された共通電極と、ゲート絶縁膜の上にゲートラインと交差する方向に延設されたデータラインと、ゲートラインとデータラインとの交差領域に形成され、ゲートライン及びデータラインと接続されると共に、ゲート電極、ソース電極及びドレイン電極を含む薄膜トランジスタと、薄膜トランジスタと接続された画素電極とを備える薄膜トランジスタ基板。 （もっと読む）

【課題】銅または銅合金等の金属を配線材料とする半導体装置の製造において、金属層が効率的に除去され、かつ金属残り、ディッシング、エロージョン等の研磨不良の発生が抑制された高品位の被研磨面を与えることができる、基板処理方法を提供する。
【解決手段】本発明の半導体基板の処理方法は、バリア層上の金属層を研磨する第１の処理工程と、前記第１の処理工程後において、前記絶縁層の上に残留する金属層を、酸化性の処理液を供給することにより酸化させる第２の処理工程と、前記第２の処理工程後において、酸化処理された金属層を、化学機械研磨用水系分散体を用いて研磨する第３の処理工程と、を含む。 （もっと読む）

【課題】本発明は、接着力が改善されて、良好な側面プロファイルを有する銅配線構造を提供する。本発明はまた、前記構造を有する配線形成方法を提供する。本発明はさらに、前記配線構造を含む薄膜トランジスタ基板を提供する。本発明はさらに、前記したような薄膜トランジスタ基板の製造方法を提供する。
【解決手段】配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法が提供される。配線構造は下部構造物上に形成された銅窒化物を含むバリヤ膜及びバリヤ膜上に形成された銅または銅合金を含む銅導電膜を含む。 （もっと読む）

【課題】表示用配線が断線した際に、その断線位置に関係なく、表示品位の低下が抑制される表示用配線の断線修正を可能にする。
【解決手段】ソース信号に応じた信号電圧が印加される複数のソース線２と、それら複数のソース線２の少なくとも１つの両端部に対して、接続可能に構成された断線修正用の第１配線３ａ及び第２配線３ｂと、第１配線３ａ及び第２配線３ｂとの間に介設され、第１配線３ａ及び第２配線３ｂにおけるインピーダンス変換のためのバッファ部４とを備えた液晶表示装置であって、ソース線２ａ及び２ｂに第１配線３ａ及び第２配線３ｂが接続された状態で、ソース線２ａ及び２ｂに印加されるソース信号に応じた信号波形を調整するための予備容量１０ａ及び１０ｂを備えている。 （もっと読む）

【課題】配線材とバリアメタル層の密着性を向上させる。
【解決手段】第１の基板温度で、表面に凹部が形成された層間絶縁膜中及びその表面の酸
化種を放出させ、その後、前記第１の基板温度より低い第２の基板温度で、前記層間絶縁
膜の少なくとも一部と接触するようにして、Ｔｉ及びＮを含み、酸素（Ｏ）及び貴金属成分を除く全成分におけるＴｉ含有量が５０ａｔ％を超える層を形成する。次いで、前記層上にＣｕ金属層を形成して半導体装置を製造する。 （もっと読む）

【課題】 抵抗値が所望の設計値に対して１％以下で、かつ寄生容量が小さく、比較的大きな電流を流すことができる、抵抗値調整可能な抵抗素子を容易に得る。
【解決手段】 半導体基板に抵抗素子１、３が内蔵された半導体装置において、前記抵抗素子１、３はその抵抗値を一定範囲で調整可能な構造を有し、前記第１の抵抗素子と一対の第２の抵抗素子２が５００マイクロメートル以内に隣接して配置されていて、かつ前記第２の抵抗素子の両端子には各々２つのパッド端子が引き出されている。 （もっと読む）

【課題】 本発明は、同一基板上に同時に異なるＬＤＤ構造を有する生産性の高いＴＦＴの作製方法およびその構造を提供することを目的としている。即ち、本発明はＴＦＴの新規な構造と生産性の高い製造工程を提供するものである。
【解決手段】 耐熱性の高いＴａ膜またはＴａを主成分とする膜を配線材料に用い、さらに保護層で覆うことで、高温（４００〜７００℃）での加熱処理を施すことが可能となり、且つ保護層をエッチングストッパーとして用いることで周辺駆動回路部においては、サイドウォール１２６を用いた自己整合プロセス（セルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する一方、画素マトリクス部においては、絶縁物１２５を用いた非自己整合プロセス（ノンセルフアライン）によるＬＤＤ構造を備えたＴＦＴを配置する （もっと読む）

【課題】コスト増を招くことなく高いインダクタンス値を得る。
【解決手段】半導体基板１０にインダクタ素子４０が形成される。粉末状の磁性体が分散された樹脂材で形成され、インダクタ素子４０を覆う磁性樹脂体３０、６６を備える。また、巻き線４１における配線間の隙間を埋めるように、透磁率の低い材料として非磁性の樹脂層４２が製膜されている。樹脂剤４２は磁性樹脂層３０を形成する材料の中、磁性体が添加されない樹脂で形成される。 （もっと読む）

【課題】ＴＦＤ素子の第１電極１５に含有される水素の量及び分布は、当該金属を用いたＴＦＤ素子の動作特性に影響を与える。例えば第１電極１５中の水素量を増加させるとＴＦＤ素子の絶縁抵抗値を高くでき好適である。反面水素が過剰量入るとＴＦＤ素子外に水素が時間と共に飛散し、ＴＦＤ素子の電気特性が不安定になる。当該水素はＴａ膜成膜後Ｔａ膜を大気中に晒すことで大気中の水素を吸収させることで導入しているため、水素量の制御が困難であるという問題があった。
【解決手段】第１電極１５を覆う第１散逸阻止膜５を減圧雰囲気中で除去する。この工程により、第１電極１５中に蓄えられていた水素は第１電極１５外に放出される。放出後、大気に晒すことなく新たに水素を吸着させ、更に第２散逸阻止膜６を形成することで内蔵水素量が制御されたＴＦＤ素子の提供が可能となる。 （もっと読む）

【課題】複数の画素を有する表示領域に形成された複数の信号配線、前記表示領域の外側に形成された複数のファンアウト配線を含む少なくとも１つのファンアウト配線部、前記信号配線とファンアウト配線の間に前記信号配線とほぼ平行に形成され前記２つの配線を連結し、少なくとも一部は屈曲パターンを有する複数の信号補償配線を含む信号補償配線部を含む薄膜トランジスタ基板及び表示装置を提供する。
【解決手段】信号補償配線間の間隔は、駆動回路付近での配線間隔より充分に広いので、多数の配線にこのような屈曲パターンを容易に形成することができる。 （もっと読む）

【課題】低い配線抵抗，熱的安定性を有し，画素電極との接触抵抗特性が改善されたフラットパネルディスプレイ装置及びその製造方法を提供する。
【解決手段】フラットパネルディスプレイ装置は、基板１００と，該基板１００上に順次積層された耐熱性金属膜パターン１３１ａ，アルミニウム系金属膜パターン１３１ｃ，およびキャッピング金属膜パターン１３１ｄを備えるソース／ドレイン電極１３１と，を含み，耐熱性金属膜パターン１３１ａは，５００Å以下の厚さを有し，耐熱性金属膜パターン１３１ａとアルミニウム系金属膜パターン１３１ｃとの間には，拡散防止膜パターン１３１ｂがさらに含まれる （もっと読む）

【課題】
導電層の損傷を防ぐことができる配線基板とその製造方法並びに表示装置を提供すること。
【解決手段】
本発明の一態様にかかる配線基板の製造方法は、Ａｌを含む下層３１、及びＭｏを含む上層３２とをサイドエッチングするよう、レジストパターン３３を介して下層３１、及び上層３２をエッチングする第１のエッチング工程と、第１のエッチング工程の後、上層３２の側端部の表面を露出させるよう、レジストパターン３３を後退させるアッシング工程と、アッシング工程の後、上層３２の断面が順テーパ形状となるよう、後退されたレジストパターン３３を介してエッチングする第２のエッチング工程とを備えるものである。 （もっと読む）

【課題】下層配線のスパッタエッチングにより、接続孔の側壁に付着する導電性粒子に起因する不具合を防止するとともに、埋め込み特性および導通特性の悪化を防止する半導体装置の製造方法を提供する。
【解決手段】まず、基板上に設けられた層間絶縁膜７に、配線溝８ａと接続孔８ｂとからなるデュアルダマシン開口部８を形成する工程を行う。次に、下層配線５を露出させるように、デュアルダマシン開口部８の内壁を覆う状態で、犠牲膜２１を形成するとともに、下層配線５のスパッタエッチングを行う。次いで、犠牲膜２１の少なくとも表面側を、下層配線５に対して選択的に除去する。その後、デュアルダマシン開口部８に、導電膜を埋め込んで、配線溝８ａと接続孔８ｂとに上層配線とヴィアとをそれぞれ形成する工程を行うことを特徴とする半導体装置の製造方法である。 （もっと読む）

【課題】ＴＦＴアレイを製造するための方法に提供する。
【解決手段】ＴＦＴアレイを製造するための方法は、基板と、複数の第１の導電性ラインと複数の第２の導電性ラインとを有し基板上にパターニングされた第１の金属層と、パターニングされた第１の金属層の上の絶縁層と、パターニングされたシリコン層と、パターニングされたシリコン層の上のパターニングされた保護層と、パターニングされた保護層の上のパターニングされたドープシリコン層及びパターニングされた第２の金属層とを準備し、パターニングされたシリコン層の露出した部分と第１の導電性ラインと第２の導電性ラインの露出した部分を埋め、パターニングされた第２の金属層が、複数の第３の導電性ラインと複数の第４の導電性ラインを備え、そのそれぞれが、複数の第１の導電性ラインと複数の第２の導電性ラインの１つにそれぞれに対応する。 （もっと読む）

【課題】入出力配線やゲート配線などのように、長い距離にわたって形成されるような配線を低抵抗化し、動作性能の高い半導体装置を提供する。
【解決手段】画素部に形成されたゲート配線、若しくは駆動回路と外部入力端子とを電気的に接続する入出力信号配線、を有し、前記ゲート配線若しくは前記入出力配線は、前記第１及び第２の薄膜トランジスタのゲート電極と同一層で且つ同一材料からなる第１配線と、前記第１配線の上に形成された第２配線と、を有し、前記第２配線は、前記第１配線よりも抵抗率が低い材料を用いる。 （もっと読む）

【課題】配線からのＣｕの拡散を防止する。
【解決手段】例えば、ＵＤＣ拡散バリア膜２２、ポーラスシリカ膜２３、ＵＤＣミドルストッパ膜２４、ポーラスシリカ膜２５およびＵＤＣ拡散バリア膜２６の積層構造にビア溝２７ａと配線溝２７ｂを形成したときに、内部に露出するＵＤＣ拡散バリア膜２２、ＵＤＣミドルストッパ膜２４、ＵＤＣ拡散バリア膜２６の表面に対し、水素プラズマを照射する。これにより、各ＳｉＣ膜の露出表面をＳｉリッチにする。そして、プラズマ照射後のビア溝２７ａと配線溝２７ｂにＴａ膜２８を形成し、Ｃｕで埋め込む。Ｔａ膜２８と接触することとなるＳｉＣ膜の表面をあらかじめＳｉリッチな状態にしておくことにより、Ｔａ膜２８をＣｕの突き抜けが抑えられるような結晶構造に制御することが可能になる。これにより、配線からのＣｕの拡散を防止することが可能になる。 （もっと読む）

【課題】マスク工数を低減して生産性を向上した液晶表示装置用アレイ基板を提供する。
【解決手段】基板２１０上のゲート配線２２１及びゲート配線２２１から延びたゲート電極２２２と、ゲート配線２２１と交差し、ゲート絶縁膜２３０、半導体層２４０及びデータ金属層２６０からなるデータ配線２６１と、ゲート配線２２１とデータ配線２６１とから画定された画素に、第１透明金属層２８１ａで形成された画素電極２８１と、データ配線２６１から延びたソース電極２６２及びソース電極２６２と離隔してチャネルを露出したドレイン電極２６３と、データ配線２６１、ソース電極２６２及びドレイン電極２６３、ゲート配線２２１上に形成され、ドレイン電極２６３と画素電極２８１とを接続し、ゲート配線２２１上で切断部を有する第２透明金属層２９１のパターンと画素電極２８１上の第２透明金属層２９１の近くに形成された隔壁２９３とを含む。 （もっと読む）

【課題】液晶ディスプレイ用ボトム基板の製作方法の提供。
【解決手段】本発明は３つのフォトマスクを利用して液晶ディスプレイ用ボトム基板の製作方法の一種に関するもので、基板上に順序通りに形成される以下のステップを包括する。パターン化された第一金属層１つ、絶縁層１つ、半導体層１つ、第二金属層１つ。一次露光現像プロセスを利用して、第二金属層に異なる厚さを持たせる。第二金属層上に平坦層を形成し、またこの平坦層を第二金属層が露出するまでエッチングする。最後に第二金属層上にパターン化された透明電極層を再度形成する。 （もっと読む）

【課題】表示装置において、低抵抗材料を配線に用いることが望まれてきたが、これまでは、有効な配線形成の手段が存在しなかった。
【解決手段】第１の導電膜を形成し、第１の導電膜上に選択的にレジストを形成し、第１の導電膜及びレジスト上に第２の導電膜を形成し、レジストを除去すると共にレジスト上に形成された第２の導電膜を除去し、第１の導電膜上に形成された第２の導電膜を覆うように第３の導電膜を形成し、第１の導電膜及び第３の導電膜を選択的にエッチングし、複数の配線及び電極を形成する。これにより、大型パネルに低抵抗材料を用いた配線を形成することができるため、信号遅延等の問題を解決できる。 （もっと読む）

【課題】歩留まりの低下を防止したアレイ基板の製造方法を提供する。
【解決手段】第１層間絶縁膜17とゲート絶縁膜14とを貫通してコンタクトホール19を形成する。コンタクトホール19を通して活性層５のドレイン領域13と電気的に接続するドレイン電極22を形成する際に、薄膜トランジスタおよび第１層間絶縁膜17を含む絶縁性基板３の温度が１２０℃以上の状態でスパッタリングして活性層５と接触するようにバリアメタル膜26を形成する。バリアメタル膜26上に形成した導電膜25とともにドライエッチングする。バリアメタル膜26の結晶粒径を大きくして第１層間絶縁膜17の括れ部分にバリアメタル膜26を形成することを防止し、ドライエッチング後の残渣の発生を防止して、残渣によるショートなどでの歩留まりの低下を防止できる。 （もっと読む）