【課題】表示装置において、低抵抗材料を配線に用いることが望まれてきたが、これまでは、有効な配線形成の手段が存在しなかった。
【解決手段】第１の導電膜を形成し、第１の導電膜上に選択的にレジストを形成し、第１の導電膜及びレジスト上に第２の導電膜を形成し、レジストを除去すると共にレジスト上に形成された第２の導電膜を除去し、第１の導電膜上に形成された第２の導電膜を覆うように第３の導電膜を形成し、第１の導電膜及び第３の導電膜を選択的にエッチングし、複数の配線及び電極を形成する。これにより、大型パネルに低抵抗材料を用いた配線を形成することができるため、信号遅延等の問題を解決できる。 （もっと読む）

【課題】歩留まりの低下を防止したアレイ基板の製造方法を提供する。
【解決手段】第１層間絶縁膜17とゲート絶縁膜14とを貫通してコンタクトホール19を形成する。コンタクトホール19を通して活性層５のドレイン領域13と電気的に接続するドレイン電極22を形成する際に、薄膜トランジスタおよび第１層間絶縁膜17を含む絶縁性基板３の温度が１２０℃以上の状態でスパッタリングして活性層５と接触するようにバリアメタル膜26を形成する。バリアメタル膜26上に形成した導電膜25とともにドライエッチングする。バリアメタル膜26の結晶粒径を大きくして第１層間絶縁膜17の括れ部分にバリアメタル膜26を形成することを防止し、ドライエッチング後の残渣の発生を防止して、残渣によるショートなどでの歩留まりの低下を防止できる。 （もっと読む）

【課題】工程数を増やすことなく、段切れ不良、及びコンタクト不良を防ぐ方法を提供し、それにより動作性能および信頼性の高い集積回路を作製することを課題とする。
【解決手段】配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用し、２層構造の下層配線となる導電層を形成し、下層配線が下層配線１層目と、１層目の幅より短い２層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。 （もっと読む）

【課題】工程時間を短縮でき、不良発生率を減少させて生産効率を高めることができる液晶表示装置及びその製造方法を得る。
【解決手段】基板１００上の非表示領域に形成された、第１多結晶半導体と第１ゲート電極と第１ソース電極と第１ドレイン電極を有するｐ型の駆動薄膜トランジスタ、第２多結晶半導体と第２ゲート電極と第２ソース電極と第２ドレイン電極を有するｎ型の駆動薄膜トランジスタと、基板上１００の表示領域に形成された、相互に交差して画素領域を定義するゲート配線ＧＬとデータ配線ＤＬと、第３多結晶半導体パターンと第３ゲート電極と第３ソース電極と第３ドレイン電極を有する画素薄膜トランジスタと、前記第３ドレイン電極を上から覆う画素電極１７０と、前記第１ソース電極及びドレイン電極と前記第２ソース及び第２ドレイン電極を上から覆う遮断パターンと、前記データ配線と前記第３ソース電極を上から覆う遮断配線１７３を含む。 （もっと読む）

【課題】 配線、これを含む薄膜トランジスタ基板、及びその製造方法が開示される。
【解決手段】 本発明の一実施例による配線は、下部構造物上に形成されたバリア膜、前記バリア膜上に形成された銅又は銅合金を含む銅導電膜、前記銅導電膜上に形成された中間膜、及び前記中間膜上に形成されたキャッピング膜を含むか、又は下部構造物上に形成されたバリア膜、前記バリア膜上に形成された第１中間膜、前記第１中間膜上に形成された銅又は銅合金を含む銅導電膜、前記銅導電膜上に形成された第２中間膜、及び前記第２中間膜上に形成されたキャッピング膜を含む。 （もっと読む）

【課題】 外部基板へ実装した際に、接続不良を低減できる半導体装置を提供する。
【解決手段】 本発明に係る半導体装置１は、一面に電極を配してなる半導体基板２と、 半導体基板１の一面を覆うように配され、かつ、前記電極が露呈するように開口部を有すると共に、厚さが異なる部分を有する中間層２１と、中間層２１を覆い、外部基板との接続領域に配された第一導電部６Ａ、６ａと、前記開口部を通して前記電極と第一導電部６Ａ、６ａとを電気的に接続する第二導電部と、第一導電部６Ａ、６ａに接合されるバンプ９Ａ、９ａと、を少なくとも備え、第一導電部６Ａ、６ａが配された中間層２１の厚さに応じて体積の異なるバンプ９Ａ、９ａを有する。図１に示す構成例は、第一中間層４に第二中間層５を重ねた厚い中間層２１上に配されるバンプ９Ａが、第一中間層４のみからなる薄い中間層２１上に配されるバンプ９ａに比べて、小さな体積を有する場合を示す。 （もっと読む）

【課題】薄膜トランジスタの活性層となる半導体薄膜のレーザアニールによる再結晶化処理を均一化及び最適化するとともに、ゲート配線の低抵抗化を図る。
【解決手段】表示装置は、各薄膜トランジスタ４のゲート電極１を互いに接続するゲート配線６と、各薄膜トランジスタ４のソース電極Ｓを互いに接続する信号配線７とが絶縁基板上で互いに交差する様に形成されている。ゲート配線６は、個々のゲート電極１と一体的に形成された一体部６ａと、これらを互いに接続する別体部６ｂとに分かれている。ゲート電極１はゲート配線６の別体部６ｂより低い熱伝導性を有し、ゲート配線６の別体部６ｂはゲート電極１より低い電気抵抗を有する。信号配線７とゲート配線６の一体部６ａとが絶縁膜１４をはさんで交差する。 （もっと読む）

【課題】幅の異なるＬＤＤ領域を自己整合的に形成し、それらの幅を個々の回路に応じて精密に制御する作製方法を提供する。
【解決手段】回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを用いることによって、ゲート電極の膜厚の薄い領域の幅を自由に設定でき、そのゲート電極をマスクとして自己整合的に形成できる２つのＬＤＤ領域の幅を個々の回路に応じて異ならせることができる。なお、一つのＴＦＴにおいて、幅の異なる２つのＬＤＤ領域は、両方ともゲート電極と重なる構造である。 （もっと読む）

【課題】フレキシブル基板を用いた液晶表示装置の製造工程に際し、基板の膨張及び収縮による誤整列に備えることを可能にする。
【解決手段】ベース基板１１０上に形成されたゲートライン１２０と、ゲートラインと絶縁されて形成されたデータライン、及びゲートラインとデータラインとが交差する領域に形成され、ゲートラインの線幅は少なくとも前記データラインの線幅よりも大きく形成される薄膜トランジスターと、を備え、データラインは、前記ゲートラインと絶縁されて交差する第１のデータライン１６０ａ、１６０ｃと、第１のデータラインと交差し、その一端が第１のデータラインと電気的に接続される第２のデータライン１６０ｂと、を備え、薄膜トランジスターのドレイン電極１７０は、データラインと所定の間隔だけ離して配置されることを特徴とする。 （もっと読む）

【課題】製造コストを抑えつつ、高精度の電子素子を形成できる電子基板の製造方法および電気工学装置の製造方法並びに電子機器の製造方法を提供する。
【解決手段】配線パターンを有する基板Ｐに対してマスク２２を貼着する工程と、マスク２２の開口部２２ａを介して配線パターンの一部を除去して抵抗素子を形成する工程とを備える。マスク２２は、基板Ｐに貼着される第１フィルム材２２Ａと、第１フィルム材２２Ａに剥離可能に貼り合わされる第２フィルム材２２Ｂとを有する。マスク２２の所定領域に開口部２２ａを形成し、開口部２２ａが形成されたマスク２２を負圧環境下で基板Ｐに貼着する。 （もっと読む）

【課題】モリブデン／銅／窒化モリブデン多重膜配線用エッチング液を提供すること。また、前記エッチング液を利用する配線形成方法を提供すること。さらに、前記エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】エッチング液、これを利用する配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。モリブデン／銅／窒化モリブデン多重膜配線用エッチング液は過酸化水素１０ないし２０重量％、有機酸１ないし５重量％、トリアゾール系化合物０．１ないし１重量％、ふっ素化合物０．０１ないし０．５重量％及び残量の超純水を含む。 （もっと読む）

システムは、第１半導体デバイスと第１電気接続とを有する第１チップ、第２半導体デバイスと第２電気接続とを有する第２チップ、および第３半導体デバイスと第３電気接続とを有する第３チップを有し、第３チップは、第１および第２チップの上面にスタックされ、第１および第２チップのそれぞれの少なくとも一部分を物理的に架橋し、前記第１および第２チップに接続される。
（もっと読む）

【課題】薄膜トランジスタの特性及び表示装置の性能を向上させる。
【解決手段】基板４１上に多結晶シリコン膜４２が形成され、その上に多結晶シリコン膜の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。該絶縁膜上には、非晶質シリコン膜４５及び導電膜４６を有するゲート線が形成され、コンタクトホールを介して多結晶シリコン膜４２と接続している。また、ゲート線上に絶縁膜とデータ線が形成されている。このように、非晶質シリコン膜４５を設けて側面傾斜を多様にし、基板を熱処理して導電膜４６と非晶質シリコン膜４５の間の接着力を向上させることで、接触抵抗を低減することができ、薄膜トランジスタの特性及び信頼性が向上される。 （もっと読む）

本明細書には、ルテニウムおよび元素周期表のＩＶ族、Ｖ族、もしくはＶＩ族の元素の少なくとも１つの元素またはこれらの組合せが含まれる、蒸着法または原子層堆積法において用いるための合金が記載される。また、本明細書には、ルテニウム系材料またはルテニウム系合金を含む少なくとも１つの層、および元素周期表のＩＶ族、Ｖ族、もしくはＶＩ族の元素の少なくとも１つの元素またはそれらの組合せを含む少なくとも１つの層が含まれる積層材料が記載される。
（もっと読む）

【課題】チタン、チタン合金、アルミニウム、アルミニウム合金およびステンレスを溶液に浸漬させて、短時間に腐食量が少なく、あらゆる複雑な形状のチタン、チタン合金、アルミニウム、アルミニウム合金およびステンレスを表面粗さ２〜２０μｍに、歪みなく、粗面化する処理方法を提供することにある。
【解決手段】 チタン、チタン合金、アルミニウム、アルミニウム合金およびステンレスを、弗化水素の濃度０．５〜６０重量％の弗酸に増粘剤を加え、粘度１０００〜１５６００００ｍＰａ・ｓにした溶液（液温が０〜６０℃）中に浸漬することによって、チタン、チタン合金、アルミニウム、アルミニウム合金およびステンレス表面を粗面化する処理方法を提供する。 （もっと読む）

実質的に平坦な表面が、導電性フィーチャまたは半導体フィーチャと誘電体エッチング停止材料とを同時露出させる。誘電体エッチング停止材料とは異なる第２の誘電材料を、実質的に平坦な表面上に堆積する。選択的なエッチングによって、第２の誘電材料に孔または溝をエッチングして、エッチングが導電性フィーチャまたは半導体フィーチャおよび誘電体エッチング停止材料上で停止するようにする。好ましい実施形態において、実質的に平坦な表面は、導電性フィーチャまたは半導体フィーチャの間のギャップに酸化物のような第１の誘電体を満たし、酸化物を窪ませ、窒化物のような第２の誘電体を満たし、その後、窒化物と導電性フィーチャまたは半導体フィーチャとを同時露出させるように平坦化することにより形成される。
（もっと読む）

【課題】広範囲にわたって全導電性領域に、断切れ及び上層配線層との間のリーク電流の発生のない、均一な膜厚の銅配線層を形成することが可能な銅配線層の形成方法を提供すること。
【解決手段】基板上に銅シード層のパターンを形成する工程、及び前記銅シード層のパターン上に銅配線層を無電解めっき法で形成する工程を具備することを特徴とする。 （もっと読む）

【課題】薄膜トランジスタの静電破壊を抑制することができ、信頼性を高めた半導体装置およびその製造方法を提供する。
【解決手段】複数の薄膜トランジスタ１００により回路が形成された半導体装置であって、複数の薄膜トランジスタ１００に共通接続されたゲート配線２２が分割されており、分割されたゲート配線２２同士が、ゲート配線２２よりも上層に配置された接続配線２９により電気的に接続されている。 （もっと読む）

【課題】 １から５ｎｍの厚さの金属キャップを用いた改良されたオンチップＣｕ相互接続を提供する。
【解決手段】 開示されているのは、層間の誘電体又は誘電体拡散障壁層の堆積に先立って、１から５ｎｍの厚さの元素でＣｕダマシン配線の表面をコーティングする手順である。そのコーティングは、酸化に対する防御をもたらし、Ｃｕと誘電体の間の密着力を増し、そしてＣｕの界面拡散を減少させる。さらに、その薄いキャップ層はＣｕのエレクトロマイグレーション寿命を増し、応力により誘起されたボイド発生を減らす。選択された元素は、Ｃｕ配線間のショートを引き起こすことなしに、下層の誘電体中に埋込まれたＣｕの上に直接堆積することができる。これらの選ばれた元素は、酸素及び水に関する負の高い還元電位と、Ｃｕへの低い溶解度、及びＣｕとの化合物形成に基づいて選ばれている。 （もっと読む）

【課題】 タングステン膜及びシリコン酸化膜の積層膜に対して、エッチレートを制御して微細加工処理をすることが可能な微細加工処理剤、及びそれを用いた微細加工処理方法を提供する。
【解決手段】 本発明の微細加工処理剤は、フッ化水素及び硝酸を含み、基板上に積層されたタングステン膜及びシリコン酸化膜を微細加工する微細加工処理剤であって、前記タングステン膜に対する２５℃でのエッチレートが０．５〜５０００ｎｍ／分の範囲内であり、且つ、前記シリコン酸化膜に対する２５℃でのエッチレートが、前記タングステン膜に対する２５℃でのエッチレートの０．５〜２倍の範囲内であることを特徴とする。 （もっと読む）